[发明专利]一种多核高速DSP平台的AVS视频编码器

说明书

技术领域

本发明涉及多媒体视频和音频压缩编码技术领域，具体地涉及支持AVS标准的视频编码器领域。

背景技术

AVS(Audio Vicleo Coding Stand-ard)是我国自主制定，拥有自主知识产权的音视频编码标准，由于视频数据量大，实现视频数据的编码运算处理器具有强大的处理能力，DSP(数字信号处理器Digital Signal Processor)具有强大的运算能力，是是实现AVS标准编码的重要领域。AVS标准提出的时间短，AVS编码器在DSP上实现的实例很少，还处于研发和探索过程。

AVS编码器的多核的任务调度是充分利用处理器性能的关键。为满足实时处理的要求，均衡各处理器负载，需要研究的任务调度机制有分布式实时任务调度算法、动态任务迁移技术。已有的几种嵌入式操作系统，例如μcLinux、PalmOS、WinCE等，都还无法有效地支持多核处理器。

发明内容

本发明提供了一种多核高速DSP平台的AVS视频编码器。本发明的AVS视频编码器内置多核高速信号处理芯片，该芯片采用多处理器系统。多处理器系统由一个通用处理器内核和一个高性能的特定应用处理器组成，从而构成一个多核高速的DSP平台，该DSP平台具有每秒5000亿次的运算能力，使本发明的AVS视频编码器实现多线程、多核、多任务数字信号处理能力，实现对视频数据的实时压缩处理及传输对视频信号的高速实时处理，完成AVS标准的实时高清信号编码。

本发明的多核高速的DSP平台内有8个并行的独立处理单元CPU，每个独立处理单元中有2个16位乘法器和6个算是逻辑单元；可以进行字节寻址，获取8位/16位/32位数据，为处理应用提供高效的存储器支持，为不同速度、不同容量、不同复杂程度的存储器提供配置和优化；每个周期可以执行8条指令，并为串行或并行执行的8条指令提供代码长度等效处理。

本发明的多核高速的DSP平台结构采用多处理器系统。多处理器系统由一个通用处理器内核和一个高性能的特定应用处理器组成，两个处理器各司其职，高效运行。

本发明的通用处理器内核采用32位RISC处理器，同时配备Thumb扩展，能够处理32位或者16位的指令和8位、16、位32位的数据，并通过使用协处理器和保护模块使结构增强，并提供数据和程序内存管理单元(MMU)，同时提供一个写缓冲用于提升内核性能。

本发明的特定应用处理器采用超长指令字(VLIW)结构获得当前应用设备所需的高性能。在内存访问方面，支持DDR2，数据吞吐率达1GBytes/s以上，内核增加三维EDMA操作，并增强二维EDMA操作能力，引入L1 Memory空间和IDMA机制；在指令集方面，引入了增强的SIMD指令，包含64位操作数的新指令，新增加的加减指令ADDSUB2能在一个指令周期内完成两队16位数的加减运算，复数运算CMPY指令可在4个指令周期内进行复数的乘法运算。同时该处理器加入SPLOOP硬件缓存以解决视频算法循环被硬件中断后，需要重新排空和填充的问题，使指令可填充到指定缓存中，遇到中断后能迅速恢复。

本发明的AVS视频编码器支持多媒体处理技术、I/O接口和存储器接口，具有高性能的32位通用处理器内核和特定应用处理器处理器，工作频率分别高达594MHz和297MHz，并采用多电源管理模式，电压供给为1.6V，是高性能低功耗的AVS视频编码器。

本发明采用硬件动态提取线程，担负自动并行化的工作，即将串行程序自动地转换为等价的多线程并行代码，使系统不需要迭代空间划分、数据共享、线程调度和同步等细节，减轻负担。多核DSP平台采用多线程优化编译技术，包括线程并发机制的实现、线程调度、线程级前瞻执行技术。

附图说明

图1本发明的多核高速信号处理芯片结构图；

图2本发明的DSP平台结构框架图；

图3本发明的AVS实时编码器设计图。

具体实施方式

本发明的AVS视频编码器具体实现方式，如下：

结合多核高速信号处理芯片和DSP平台结构的特点，如附图1和附图2所示，移植到DSP平台的AVS代码整体编码流程采用I帧和P帧分开，亮度和色度分开，使其可以在DSP有限的资源内依次按宏块处理，最后按帧完成熵编码。算法优化方面，帧间运动搜索部分则在信噪比降低不大的前提下减少了搜索范围，使实现复杂度降低。对内存进行了合理的分配，提高了DSP平台的Cache命中率，对各个重要的功能模块进行C语言和汇编的深层优化。