[发明专利]具有电器件和复合膜的电路系统无效
| 申请号: | 201110077362.7 | 申请日: | 2011-03-24 |
| 公开(公告)号: | CN102201393A | 公开(公告)日: | 2011-09-28 |
| 发明(设计)人: | 乌尔里希·扎格鲍姆;海科·布拉姆;于尔根·温迪施曼 | 申请(专利权)人: | 赛米控电子股份有限公司 |
| 主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L23/485;H01L23/00 |
| 代理公司: | 中原信达知识产权代理有限责任公司 11219 | 代理人: | 车文;樊卫民 |
| 地址: | 德国*** | 国省代码: | 德国;DE |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 具有 器件 复合 电路 系统 | ||
技术领域
本发明涉及一种具有电器件和复合膜的电路系统,所述电器件具有电路结构化的金属层,所述复合膜具有电路结构化的逻辑金属层和电路结构化的功率金属层以及在这些层之间具有电绝缘膜。
所述电器件例如可以是指功率半导体模块的衬底或功率半导体器件或类似器件。
背景技术
例如,由申请人的DE 103 55 925 B4或由申请人的DE 10 2005 053398 B4公知这样的电路系统。根据DE 103 55 925 B4,复合膜具有接触球头和镀通连接部(镀通孔)。所述复合膜通过超声波焊接与设置在衬底上的功率半导体器件和间距元件持久地连接。根据所提到的DE 102005 053 398 B4,复合膜构造有用于接触连接至少一个功率半导体器件的接触球头,并且在电路结构化的逻辑金属层与电路结构化的功率金属层之间,设置有镀通连接部。在各个镀通连接部的区域中,复合膜的电绝缘层在不具有逻辑金属层的区域上构造有留空部(Aussparung)。细线材延伸穿过不具有逻辑金属层的区域以及延伸穿过绝缘膜的留空部,并通过键合部位与电路结构化的逻辑金属层以及与功率金属层接触连接。
例如同样由US 5,422,515公知一种半导体模块,其具有键合的细线材,用于连接设置在衬底上的功率半导体器件。
然而,键合连接件经常会出现问题。同样地,公知的电路系统的操作可靠性还尚无法满足期望。此外,经常需要很大的支出,并且在其制造过程中需要昂贵的金属化方法,以便完成期望的镀通连接部。
发明内容
在对现有状况有所认识的情况下,本发明基于如下任务,即,完成一种开头所述类型的电路系统,在所述电路系统中,镀通连接部(镀通孔)可以被简单地制造,并且能以适当的方式直接在芯片连接工艺过程中被实现。
根据本发明,该任务通过权利要求1的特征以如下方式得以解决,即,电路结构化的功率金属层和绝缘膜构造有凹部,将逻辑金属层穿过该凹部压入贴靠在电器件的电路结构化的金属层上,并且复合膜的逻辑金属层与电器件的金属层导电连接。如已经提及地,电器件可以是指例如功率半导体模块的电构件的衬底,或者是指功率半导体器件。导电连接可以是指材料锁合的连接或力锁合的连接。该材料锁合的连接可以例如通过压力烧结来实现。
根据本发明的电路系统具有如下优点,即,朝向复合膜的外侧,也就是朝向电路结构化的逻辑金属层,不存在开口,而湿气可能通过这样的开口从外面进入电路系统中,从而直接地并且即刻就获得密封的电路系统,例如密封的功率半导体模块。
如上面所引用的DE 10 2005 053 398 B4所公开的那样,将镀通连接部(镀通孔)以绝缘材料覆盖的过程根据本发明以有利的方式即为多余的。根据本发明的电路系统的其他优点见于:根据本发明的电路系统的价格低廉的制造方案;各个导电连接的高可靠性;以及例如能够以共同的方法来装配芯片状的功率半导体器件以及相应的镀通连接部(镀通孔)。
为了优化材料锁合的连接,优选为了优化压力烧结连接,已证实适当的是:在凹部的区域中,电路结构化的逻辑金属层在面朝衬底的侧上例如设有银层。可以用于相同的目的的是:例如衬底或功率半导体器件的电器件的电路结构化的金属层在表面上例如设有银合金层。所述银合金层可以是银/金合金层。
优选的是,复合膜的电路结构化的逻辑金属层是铜层,复合膜的电路结构化的功率金属层适当地为铝层,并且电绝缘膜优选为聚酰亚胺层。不言而喻地,也可以考虑其他金属组合及膜材料。
电器件是指衬底,然后该衬底的电路结构化的金属层优选地为铜层。在衬底的背朝电路结构化的金属层的侧上,优选地设置有全平面式的金属层,该金属层优选由铜组成。该全平面式的金属层可以用于将电路系统平面式地布置在冷却构件上,从而将在电路系统中产生的耗损热量引出到冷却构件中。
附图说明
其他细节、特征和优点由下面对根据本发明的电路系统的构造的在附图中示意地并未忠实于比例示出的部段的说明来获得,其中,应理解为:本发明并不受到所示实施例的限制,而是由权利要求来加以限定。
其中:
图1示出电路系统的构造方案的剖切视图,其中,复合膜被与衬底相距地示出,以及
图2示出处于经压力烧结的最终状态下的依照图1的电路系统。
具体实施方式
图1示出电路系统的构造方案,具有衬底10和与衬底10相距地示出的复合膜12。衬底10在其面朝12的侧上具有电路结构化的金属层14,并且在其背朝复合膜的侧上具有全平面式的金属层16。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于赛米控电子股份有限公司,未经赛米控电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110077362.7/2.html,转载请声明来源钻瓜专利网。





