[发明专利]半导体器件及其制造方法

说明书

相关申请的交叉引用

本申请基于2010年3月23日提交的申请号为2010-066443的在先日本专利申请，并要求该申请的优先权，该申请的内容通过引用的方式整体并入。

技术领域

本发明涉及一种半导体器件及其制造方法。

背景技术

近来，存在有对移动电话、无线通信终端设备等进一步集成、尺寸减小以及成本降低等的需求。

据此，在同一半导体衬底上安装有核心部件(core portion)、输入/输出电路以及功率放大器电路等的半导体器件已引起人们的关注。

核心部件或输入/输出电路部件的晶体管可由一般的CMOS工艺形成。

另一方面，可将大约三倍于栅极偏置电压的电压施加于用于功率放大器电路末级(final stage)等的晶体管。因此，对于功率放大器电路末级等用到的晶体管需要有安全的、足够的耐受电压。

然而，存在一个问题，如果将具有显著不同耐受电压的多个晶体管安装到同一衬底上，则会导致工艺数量增多。

日本特许专利公开号特开平6-310717、日本特许专利公开号2002-270825、美国特许专利公开号2007/0212838等公开了相关技术。

发明内容

根据本发明的一个方案，提供了一种半导体器件制造方法，包括：在半导体衬底内形成具有第一导电类型的沟道掺杂层，所述沟道掺杂层形成在除了用于形成低浓度漏极区域的掺杂杂质所被引入的漏极杂质区域以外的区域，且所述沟道掺杂层与所述漏极杂质区域分开；在所述半导体衬底上经由栅绝缘膜形成栅极(gate electrode)；以所述栅极作为掩模，通过向所述半导体衬底内引入第二导电掺杂杂质，在所述半导体衬底内所述栅极的第一侧形成低浓度源极区域，并在所述半导体衬底内所述栅极的第二侧的漏极杂质区域中形成低浓度漏极区域。

本发明的目的和优点通过权利要求中特别指出的元件及组合来实现和获得。

应当理解，前述的大致描述以及接下来的细致描述均是示例性和说明性的，并不用于限制如权利要求所请求保护的本发明。

附图说明

图1A和图1B是示出根据实施例一的半导体器件的剖视图。

图2A和图2B是分别示出高耐受电压晶体管形成区域的平面图和剖视图。

图3A到图16B是示出根据实施例一的半导体器件制造方法的工艺剖视图。

图17是示出晶体管耐受电压的图。

图18是示出根据比较例二的晶体管的剖视图。

图19是示出晶体管耐受电压的比较结果的图。

图20A和图20B是分别示出根据实施例一的变形例(部分1)的半导体器件的平面图和剖视图。

图21A和图21B是分别示出根据实施例一的变形例(部分2)的半导体器件的平面图和剖视图。

图22A和图22B是示出根据实施例一的变形例(部分3)的半导体器件的剖视图。

图23A和图23B是示出根据实施例一的变形例(部分4)的半导体器件的剖视图。

图24A和图24B是示出根据实施例一的变形例(部分5)的半导体器件的剖视图。

图25A和图25B是示出根据实施例一的变形例(部分6)的半导体器件的剖视图。

图26A和图26B是示出根据实施例一的变形例(部分7)的半导体器件的剖视图。

图27A和图27B是示出根据实施例一的变形例(部分8)的半导体器件的剖视图。

图28A和图28B是示出根据实施例一的变形例(部分9)的半导体器件的剖视图。

图29A和图29B是示出根据实施例一的变形例(部分10)的半导体器件的剖视图。

图30A和图30B是示出根据实施例一的变形例(部分11)的半导体器件的剖视图。

图31A和图31B是示出根据实施例一的变形例(部分12)的半导体器件的剖视图。

图32A和图32B是示出根据实施例一的变形例(部分13)的半导体器件的剖视图。

图33A和图33B是示出根据实施例一的变形例(部分14)的半导体器件的剖视图。

图34A和图34B是示出根据实施例一的变形例(部分15)的半导体器件的剖视图。

图35A和图35B是示出根据实施例一的变形例(部分16)的半导体器件的剖视图。

图36A和图36B是示出根据实施例二的半导体器件的剖视图。

图37A到图39B是示出根据实施例二的半导体器件制造方法的工艺剖视图。

图40是示出高耐受电压晶体管的导通电阻和耐受电压的图。

图41A和图41B是示出根据实施例三的半导体器件的剖视图。