[发明专利]集成标准CMOS工艺的电阻存储器及其制备方法

权利要求书

1.一种集成标准CMOS工艺制备电阻存储器的方法，其特征在于，该方法包括：

采用标准CMOS工艺形成钨栓塞；

在钨栓塞上依次形成盖帽层、第一介质层和刻蚀阻挡层；

在第一介质层中需要形成存储器的位置制作出孔洞，此孔洞仅暴露出部分钨栓塞；

在孔洞中生长金属氧化物存储介质；

在孔洞中金属氧化物之上生长上电极；

在孔洞中再依次沉积扩散阻挡层、仔晶铜和电镀铜；

采用化学机械抛光方法去除多余的上电极材料、扩散阻挡层、仔晶铜和电镀铜，形成位于所述的第一介质层孔洞中的存储结构；

采用常规的大马士革铜互连工艺进行后续步骤，完成电阻存储器的制备。

2.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述采用标准CMOS工艺形成钨栓塞，具体包括：

通过光刻、刻蚀在MOS器件上方形成钨栓塞孔洞；

沉积扩散阻挡层Ti/TiN，厚度范围为3nm～50nm；

用PECVD钨将孔洞填满，钨厚度为50nm～5000nm；

经过化学机械抛光，形成钨栓塞。

3.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述在钨栓塞上依次形成盖帽层、第一介质层和刻蚀阻挡层采用PECVD的方法实现，其中，盖帽层采用SiN、SiON、SiCN、SiC或SiOC，厚度为5nm～100nm；第一介质层采用低k介质材料SiO₂、掺F或C的SiO₂、多孔SiO₂或SiOC，厚度为50nm～5000nm；刻蚀阻挡层采用Si₃N₄、SiON或SiCN，厚度为5nm～100nm。

4.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述在第一介质层中需要形成存储器的位置制作出孔洞的步骤中，孔洞与钨栓塞错开，露出部分钨栓塞作为下电极，下电极的面积由钨栓塞的宽度和孔洞与钨栓塞重叠的尺度决定。

5.根据权利要求4所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述孔洞与钨栓塞重叠的尺度最小控制在5nm量级。

6.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述在孔洞中生长金属氧化物存储介质，采用ALCVD、反应溅射、PECVD、热蒸发、电子束蒸或PLD方法实现。

7.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述金属氧化物存储介质采用完全化学剂量比或非完全化学计量比的单层基体材料HfO、ZrO、CuO、AlO、TiO、TaO、WO、MnO、NiO、ZnO、SiO、CoO、YO、MgO、FeO、PCMO、STO或SZO，或者是上述单层基体材料的双层或多层的复合层材料。

8.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述在孔洞中金属氧化物之上生长上电极，采用ALCVD、反应溅射、PECVD、热蒸发、电子束蒸发或PLD方法实现。

9.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述上电极形成于铜扩散阻挡层下方，采用具有导电性质的材料Al、W、Pt、Cu、Au、Zr、Ni、Ti、TiN、Ta、TaN、Co和Hf中的任意一种，或者任意两种构成的复合双层结构。

10.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述在孔洞中再依次沉积扩散阻挡层、仔晶铜和电镀铜，其中扩散阻挡层采用Ta、TaN、Ta/TaN复合层、Ti/TiN复合层、Ru、TiSiN、WN、WNC或TiZr/TiZrN，厚度为5nm～50nm；仔晶铜通过PVD的方法生长，厚度为3nm～50nm；电镀铜的厚度为200nm～5000nm。

11.根据权利要求1所述的集成标准CMOS工艺制备电阻存储器的方法，其特征在于，所述采用化学机械抛光方法去除多余的上电极材料、扩散阻挡层、仔晶铜和电镀铜，抛光停止于所述的第一介质层，形成位于第一介质层孔洞中的存储结构。