[发明专利]具有与逻辑电路电源电压不同的存储器分立电源电压的集成电路

说明书

本申请是申请日是2006年6月30日、申请号是200680027158.1、发明名称为“具有与逻辑电路电源电压不同的存储器分立电源电压的集成电路”的发明专利申请的分案申请。 

技术领域

本发明涉及包含诸如静态随机存取存储器(SRAM)的集成存储器的集成电路的领域，更确切地说，涉及向这种集成电路提供电源。

背景技术

由于单个集成电路“芯片”上所包含的晶体管数量的增加以及集成电路的工作频率的增加，管理集成电路所消耗功率的重要性日益增大。如果不管理功耗，满足集成电路的热需求(thermal requirement)(比如，配备在工作期间充分冷却集成电路所需的组件以将该集成电路保持在热限制(thermal limit)内)可能会过于昂贵甚至不可行。另外，在一些应用诸如由电池供电的器件中，管理集成电路中的功耗可能对于提供可接受的电池寿命而言是非常关键的。

集成电路中的功耗涉及向集成电路提供的电源电压。比如，很多数字逻辑电路分别用电源电压和接地电压表示二进制1和二进制0(或者反之亦然)。由于数字逻辑在工作期间求值(evaluate)，所以信号频繁地从一个电压完全转换到另一个电压。因而，集成电路中的功耗取决于电源电压相对于接地电压的幅度。降低电源电压一般会降低功耗。然而，电源电压可以被降低的量是有限的。

对降低在集成了存储器(诸如SRAM)的集成电路中所用的电源电压的一个限制在于存储器的健壮性(robustness)。当电源电压 降低到某一电压之下时，可靠地读写存储器的能力就降低了。可靠性降低可能有几种原因。存储器中的一些器件(比如，SRAM中将位线与存储器单元相耦合的传输门晶体管)的电阻值可能由于电源电压下降而改变。改变的电阻值可能影响对存储器单元过驱动(overdrive)以进行写或者对位线放电以进行读的能力。此外，在一些设计中，存储器中的晶体管是高阈值电压(高V_T)晶体管。即，这些晶体管在激活(activated)时的阈值电压高于集成电路中的其它晶体管。这样的晶体管的阈值电压不会随着电源电压很好地按比例缩放。因此，作为电源电压的百分比的“跳变点(trip point)”(存储器单元发生写入的点)由于电源电压被降低而恶化。比如，在一种目前的集成电路制造工艺中，低于约0.9伏特的电源电压会导致可靠地写存储器的能力降低。同样，快速地和/或可靠地读存储器的能力降低。因此，存储器健壮性开始受到影响时的电源电压成为了降低包含存储器的集成电路的电源电压的下限。

发明内容

在一个实施方案中，提供一种集成电路，包括至少一个由第一电源电压供电的逻辑电路和至少一个被耦合到逻辑电路并由第二电源电压供电的存储器。存储器电路被配置为即使在使用期间第一电源电压小于第二电源电压，也响应逻辑电路而被读和写。

在另一实施方案中，提供一种方法，包括：逻辑电路对存储器单元进行读取，该逻辑电路由第一电源电压供电；以及存储器单元使用参考第一电源电压的信号来响应读取操作，其中存储器单元在使用期间由大于第一电源电压的第二电源电压供电。

附图说明

下列详细描述参考了附图，其将被简介。

附图1为集成电路的一个实施方案的框图。

附图2为附图1中所示存储器电路的一个实施方案的框图。

附图3为附图2中所示存储器阵列的一个实施方案的电路框图。

附图4为附图2中所示电平移动器的一个实施方案的电路框图。

附图5为附图2中所示电平移动器的另一实施方案的电路框图。

附图6为附图2中所示字线驱动器的一个实施方案的电路框图。

附图7为流程图，其显示了方法的一个实施方案。

虽然本发明容许各种修改和替代形式，但是其具体实施方案作为附图中的示例被显示并且将在本文中被详细描述。然而，应理解的是附图和对其的详细描述不是要将本发明限制于所揭示的具体形式，而是相反地，本发明覆盖所有在本发明由所附权利要求所定义的精神和范围内的修改物、等同物和替代物。

具体实施方式