[发明专利]双掺杂多晶硅刻蚀方法

说明书

技术领域

本发明涉及集成电路制造领域，具体涉及一种双掺杂多晶硅刻蚀方法。

背景技术

随着集成电路尺寸的不断缩小，工艺流程亦在不断的演化。为了实现更小的栅电极尺寸，可以利用光刻和刻蚀的方法来实现，即光刻工艺采用更为先进的193nm光刻胶，来达到更高的分辨率，同时利用刻蚀的方法亦可以缩小关键尺寸(CD trim)。

所述193nm光刻胶与传统光刻胶相比最大的特点是其抗刻蚀性能比较差，在刻蚀过程中，该193nm光刻胶表面极易起皱，并且线条容易扭曲、弯曲，同时容易产生严重的线边缘粗糙(line edge roughness)等问题，从而影响最终器件的性能。

具体的说，由于193nm光刻胶较差的抗刻蚀性能，会导致光刻胶厚度不够，或者光刻胶在刻蚀过程中的扭曲变形，从而影响到最终栅电极的刻蚀形貌。为此，在刻蚀多晶硅层的过程中，通常在多晶硅层上加入一层厚度适当的硬掩模层(通常为氧化硅层)，之后刻蚀所述硬掩模层以形成图形化硬掩模层，接着去除193nm光刻胶，转而使用所述图形化硬掩模层作为硬掩模层，使得后续的刻蚀步骤工艺窗口更大，即后续多晶硅刻蚀步骤就可以不考虑193nm光刻胶引入的变形、弯曲、扭曲等问题。也就是说，只要硬掩模层的刻蚀能够保证足够好的CD和LWR性能，即接下来只要将图形化硬掩模的图案传递到多晶硅层上即可。为此在后续多晶硅层的刻蚀过程中，只要保证做到常规的双掺杂多晶硅刻蚀要求，同时又保证对硬掩模层的足够刻蚀选择比即可。

一般的，常规双掺杂多晶硅(即包含N型掺杂区域和P型掺杂区域的多晶硅)刻蚀有如下要求：垂直的侧壁形貌、无栅氧化层损伤、无硬掩模层损伤、CD偏差均匀性(3西格玛)小于5nm、最终形成的N型与P型多晶栅之间的关键尺寸(CD)偏差小于10nm。

然而，在双掺杂多晶硅刻蚀过程中，由于N型掺杂多晶硅的刻蚀速率通常比P型掺杂多晶硅的蚀速率快，因此N型掺杂多晶硅的形貌更容易内凹，并且N型掺杂多晶硅的CD也比P型掺杂多晶硅的CD小。目前，为了保证N型掺杂多晶硅与P型掺杂多晶硅的刻蚀特性差异最小，通常在常规的多晶硅刻蚀气体中加入含氟气体(例如为四氟化碳)，此类含氟气体可以减少N型掺杂多晶硅和P型掺杂多晶硅的刻蚀速率差异，但是此类氟气体的加入大大降低了对硬掩模层(如二氧化硅层)的刻蚀选择比(selectivity)。

详细的，在现有的双掺杂多晶硅的刻蚀过程中，通常包括以下三个刻蚀步骤：第一刻蚀步骤(也称为主刻蚀步骤1)，以去除部分厚度的多晶硅层；第二刻蚀步骤(也称为主刻蚀步骤2)，去除剩余的多晶硅层；第三刻蚀步骤(也称为过刻蚀步骤)，去除多晶硅残渣，以形成N型多晶硅栅和P型多晶硅栅。通常在主刻蚀步骤1中加入一定比例的含氟气体，来调节最终形成的N型多晶硅栅与P型多晶硅栅之间的形貌差异；然而，只有当此类含氟气体的比例超过某一比例时，才能弥补N型多晶硅栅与P型多晶硅栅之间的形貌差异。例如，只有当四氟化碳气体比例超过20％时，N型与P型多晶硅栅的形貌差异才能减少到可以接受的水准。但是，当四氟化碳比例不断上升时，刻蚀菜单(recipe)对硬掩模层的刻蚀选择比亦直线下降，从而导致硬掩模层的厚度不够完成剩余多晶硅的刻蚀。

由此可见，对于双掺杂多晶硅刻蚀工艺而言，其难点在于N型多晶硅栅和P型多晶硅栅的刻蚀形貌要求与对硬掩模层高刻蚀选择比之间的矛盾。而此硬掩模层的厚度又是不能随意增加的，该硬掩模层的厚度是由光刻特性和刻蚀特性同时决定的。因此，提供一种双掺杂多晶硅刻蚀方法，能够使得N型多晶硅栅和P型多晶硅栅的形貌差异降至最小，同时又保证了对硬掩模层足够高的刻蚀选择比，是非常必要的。

发明内容

本发明提供一种双掺杂多晶硅刻蚀方法，能够减小N型多晶硅栅和P型多晶硅栅的形貌差异，并能保证对硬掩模层具有较高的刻蚀选择比。

为解决上述技术问题，本发明提供一种双掺杂多晶硅刻蚀方法，包括：提供包含N型掺杂区域和P型掺杂区域的多晶硅层；在所述多晶硅层上形成图形化硬掩模层；以图形化硬掩模层为掩模，执行第一刻蚀步骤，去除部分厚度的多晶硅层；继续以图形化硬掩模层为掩模，执行第二刻蚀步骤，去除剩余的多晶硅层；其中，所述第一刻蚀步骤使用的刻蚀气体包括含氮气体和四氟化碳。

可选的，在所述的双掺杂多晶硅刻蚀方法中，所述含氮气体为氮气；所述氮气的流量为1～12sccm；所述第一刻蚀步骤使用的刻蚀气体还包括溴化氢、氯气、氧气中的一种或多种；所述第一刻蚀步骤的压力为5～40mTorr，源功率为250～800W，偏转电压为-60～-200V。