[发明专利]等离子体处理装置

说明书

本申请是2008年8月29日提出的申请号为200810171431.9的同名申请的分案申请。

技术领域

本发明涉及用于使用等离子体对半导体晶片等被处理体实施成膜处理和蚀刻处理等的等离子体处理装置，特别是涉及在半导体处理领域中利用的技术。在此，所谓半导体处理是指为了通过在半导体晶片和LCD(Liquid Crystal Display：液晶显示器)这样的FPD(Flat Panel Display：平板显示器)用的玻璃基板等被处理基板上以规定的图案形成半导体层、绝缘层、导电层等，在该被处理体上制造包括半导体设备、与半导体设备连接的配线路、电极等构造物而实施的各种处理。

背景技术

在构成半导体集成电路的半导体设备的制造中，对被处理体、例如半导体晶片实施成膜、蚀刻、氧化、扩散、改质、退火、自然氧化膜的除去等各种处理。在US2006/0286817A1中公开了立式的(所谓成批式的)热处理装置中的这种半导体处理方法。在该方法中，首先将半导体晶片从晶片盒中移载到立式的晶舟上，并多层支撑。在晶片盒中，例如可收容25片晶片，在晶舟中可载置30～150片晶片。接着，将晶舟从处理容器的下方装入其内部，并且将处理容器气密地封闭。接着，在控制处理气体的流量、处理压力、处理温度等各种处理条件的状态下，进行规定的热处理。

为了提高半导体集成电路的特性，使半导体设备的绝缘膜的特性提高是重要的。作为半导体设备中的绝缘膜，通常以使用SiO₂膜为主。但是，最近，半导体集成电路的进一步高集成化、高微细化的要求变得强烈。在这样的状况下，作为耐氧化膜、杂质的扩散防止膜、栅极元件的侧壁膜等绝缘膜使用氮化硅膜(Si₃N₄膜)。由于杂质的扩散系数低、且氧化阻挡性高，所以此氮化硅膜非常适合作为如上所述的绝缘膜。

此外，在当今，进一步要求半导体集成电路的动作速度的高速化，为了对应此要求，例如作为杂质添加硼B等形成的氮化硅膜，作为绝缘膜提案有可使介电常数非常小、大幅度抑制寄生电容的膜(特开平6-275608号公报)。

此外，除了上述要求之外，还要求加工处理时的低温化，对应于此提案有使用即便加工时的晶片温度低也能促进反应的等离子体的等离子体处理装置(特开2006-270016号公报、特开2007-42823号公报)。

图25是表示上述现有的立式的等离子体处理装置的一例的概略模式图，图26是图25所示的装置的等离子体箱的一部分的截面图。在图25中，在能够对内部气氛进行抽真空的石英制圆筒体状的处理容器2内，多层支撑有图中未示的半导体晶片。在此处理容器2的侧壁沿其高度方向配设有截面为矩形状的等离子体生成箱4。在此箱4内配设有流过用等离子体活性化的气体的气体喷嘴5。如图26所示，在此等离子体生成箱4的间隔壁的外侧两侧，沿箱的高度方向配设有各自独立的等离子体电极6。在该两等离子体电极6之间施加来自等离子体发生用的高频电源8的、例如13.56MHz的高频电力。

由此，两个等离子体电极6为平行平板型的电极，当在两个等离子体电极6间施加高频电力时，通过电容耦合产生等离子体。利用此等离子体使向等离子体箱4内供给的气体活性化，通过形成的活性基即自由基来促进反应等。再者，通常将这种方式的等离子体处理装置称为CCP(Capacitively Coupled Plasma：电容耦合等离子体)方式的等离子体处理装置。

在CCP方式的等离子体处理装置中，由于通过等离子体的协助，能够促进成膜等反应，所以即便晶片温度比较低，也能进行所希望的等离子体处理。但是，根据本发明者发现，在这种等离子体装置中，在颗粒的产生和电子密度方面会出现问题。

发明内容

本发明的目的在于，提供一种能防止颗粒的产生、同时提高电子密度的等离子体处理装置。