[发明专利]高速低复杂度RAKE接收机及其实现方法

说明书

技术领域

本发明涉及无线通信技术领域，特别涉及短距离高速通信系统中的RAKE接收机。

背景技术

单载波超宽带(Single Carrier Ultra WideBand，SC-UWB)作为当前主要超宽带实现方案之一，以其收发结构简单、射频线性度要求较低以及容易实现低成本、低功耗的单芯片集成等优点，已成为目前短距离高速通信领域的热点课题。

一般而言，在密集复杂多径环境下，如UWB室内信道环境或者UWB WBAN(Wireless Body Area Network，无线体域网)信道下，需要有效的对抗多径衰落的技术来提高系统误码率性能和鲁棒性。对于OFDM系统而言，由于每个子载波上的等效信道为平衰落信道，因此只需要简单的均衡即可。而对于单载波系统而言，需要采用频域均衡技术或者RAKE+时域均衡技术，其中以采用RAKE+时域均衡的技术来对抗多径影响最为常用。对于RAKE+时域均衡技术而言，在有视距(Line of Sight，LOS)信道环境下，只需采用单指(finger，用于处理多径现象的硬件实现，每指对应处理选取的一个径的信号)的RAKE+线性均衡器(Linear Equalizer，LE)，而在无视距(Non Lineof Sight，NLOS)情况下，则需要采用多指的RAKE+判决反馈均衡器(Decision Feedback Equalizer，DFE)。

RAKE接收机是一种多径分集合并接收技术，可以在时间上分辨出细微的多径信号，对这些分辨出来的多径信号分别进行延时和相位校正，在某一时刻对齐、加权调整，进而消除码间串扰、获得信道分集增益。RAKE接收时，输入信号与主径和选定的次径分别进行相关运算，并对相关值按照最大比合并(MRC)或等增益合并(EGC)等方式合并，根据合并的结果进行数据的恢复。常见的RAKE相关合并原理如图1所示，图1中，r(t)为复基带信号，c_i为多径合并系数，Pref(t)为本地相关模板。通常选取次径时有以下几种方式：

SRAKE(选择性RAKE)方式，即选取在一定时间内的S个超过阈值的径；

或者，PRAKE(部分RAKE)方式，即选取在一定时间内最早到达的S个超过阈值的径。

对于高速无线通信系统而言，采样速率往往达到GHz量级，FPGA单路处理模式无法满足如此高的系统工作时钟。因此对于密集复杂多径环境信道而言，基于N路并行处理模式的RAKE接收机，可以有效的并行处理各径上的数据，在不提高系统工作时钟的前提下，获得大约N倍于单路处理模式的数据吞吐量。

作为实际RAKE接收机中较为常见的模式，SRAKE接收机，首先，取到来的所有的多径时延中的最大的S条径；然后，根据各多径的信道响应延迟，把各个支路的时间延迟对齐，使得每个RAKE支路的时间起点一致；最后，采用MRC算法实现各径信号合并，得到最终RAKE输出信号。

传统RAKE接收机的硬件电路，由多径对齐、多径分离、解扩及多径合并四部分组成，其结构如图2所示，假设其参数为：RAKE接收机指数为N，扩频因子为J，最大路径延迟为D个采样时钟，过采样倍数为K，并行输入采样点数为M，且M是K的整数倍。首先，采样数据输入至移位寄存器组中进行多径延时对齐，因此移位寄存器的深度为D+M；接着，采用多路选择器进行多径选择，以分离出各个RAKE指上的接收波形，由于一个时钟处理M个采样点，所以每个指需要M个D选1多路选择器，以选出M个波形；然后，在每个RAKE指上进行扩频相关，由于每时钟处理M个采样点，相关器阶数为M阶，J*K/M个时钟周期完成一次解扩；最后，将各个RAKE指上解扩所得信号进行最大比合并，得到最终RAKE输出。

传统RAKE接收机的设计思路简单，可以实现RAKE接收，但是不难发现其复杂度过高，需要的寄存器资源、多路选择器资源以及连线资源过大。由于数据都来自相同的寄存器缓存，这将导致布线拥塞、路径延迟激增从而降低系统工作时钟。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是，针对上述缺陷，如何提出一种高速低复杂度的RAKE接收机及其实现方法，使得在实现RAKE接收性能的前提下，通过对传统RAKE接收机硬件实现结构进行系统优化，进而减少寄存器和多路选择器资源的使用，提高系统工作时钟。

(二)技术方案

为解决上述技术问题并实现上述目的，本发明提供了一种分级式RAKE接收机，包括：