[发明专利]系统芯片断点方法

说明书

技术领域

本发明涉及包括中央处理单元(CPU)和多个计算元件的信号处理系统芯片(SoC)，具体地说，本发明涉及用于在CPU和多个计算元件进行处理期间实现断点并进行调试的方法。

相关技术

自上世纪九十年代以来，集成电路(IC)设计已经从芯片组观点演变为基于嵌入式内核的系统芯片(SoC)的构思。SoC集成电路包括各种功能块，例如，微处理器、接口、存储器阵列和数字信号处理器(DSP)。由此产生的SoC已经变得相当复杂。此外，在设计这些SoC时所使用的技术与芯片设计的复杂度是不成比例的。除了对组件化的功能块的预先测试之外，块与块之间的接口是通过各种众所周知的技术来进行功能验证的。预防(Preventive)步骤包括写入很多向量以核查设备的功能性，运行代码覆盖工具(code coverage tool)以评估测试结果。扫描链测试在现有技术中是众所周知的，其允许确定包含在功能块中的各个存储器和寄存器的内部状态。通常，不论这些测试等级如何，会在由此产生的SoC中遇到问题。此外，设备已经被制造以后，如果在设计中存在问题，则非常难以确定问题的原因。这个难点可能是由于成为问题的可能来源的功能块的数量以及缺乏对SoC设备的内部操作的可见性。此外，设备的操作可能与通常用于验证功能块的接口的简单功能向量明显不同。

尽管付出了这些努力，但是功能问题会发生在所制造的设备中。发生功能问题的可能性会随着SoC的复杂度的增加而增大。对于这种复杂的系统，几乎不可能写入向量以测试功能块的功能操作的所有不同的组合。而且，可能存在设计者未想到要测试的功能特征。此外，功能问题可能在操作的持续周期以后发生，并且因此不能通过运行简单的测试向量被容易地检测到。

当被制造的SoC发生功能问题时，设计者试图通过观察内部寄存器、内部存储器的状态或者通过监控设备管脚的输出(例如，通过各种现有的技术手段比如对设备管脚的测试探测，以及使用计算机驱动调试接口的更复杂的方法)来确定问题原因。通常，存在对SoC设备的内部状态的不足的可见性。在这些情况下，设计者必须推断出功能失效的原因是什么。因此，在问题被校正以前可能需要对电路设计进行几次修改。

因此，存在对用于调试包括了多个功能块，例如CPU和多个计算元件的系统芯片的方法的需要，并且具有这种方法将是非常有利的。

现在参照图1，图1示出了传统的系统芯片(SoC)10，其包括由交叉矩阵111连接的CPU 101和多个计算元件109。系统10包括共用存储器103和用于访问存储器103的共用直接内存存取(DMA)单元105。可选择地，传统的系统10可以配备有总线和总线仲裁器以代替交叉矩阵111。当CPU 101在计算元件109中的一个上运行任务时，CPU 101将任务描述符传送给计算元件109，所述任务描述符包括各个参数：期望操作(操作码)和指定任务的运算对象，然后，CPU 101指示计算元件109开始处理该任务。优选地，具体的操作码被提供在指令字内，该指令字还包括各种控制位。然后，CPU 101监控每个计算元件109的完成状态以获得相应的结果，并且在任务接任务的基础上为每个计算元件109准备进一步的任务。

简要概述

根据本发明的一方面，提供了一种具有调试能力的系统芯片(SoC)。该系统芯片(SoC)包括中央处理单元(CPU)和连接到该CPU的多个计算元件。CPU被配置为使用任务描述符来为计算元件编制程序，并且计算元件被配置为接收任务描述符并根据任务描述符来执行计算。任务描述符包括指定计算元件的断点状态的字段。系统级事件状态寄存器(ESR)附接到CPU和计算元件，并且可由CPU和计算元件存取。计算元件中的每一个具有比较器，该比较器被配置为将计算元件的当前状态与断点状态进行比较。计算元件被配置为：如果和/或当计算元件的当前状态是断点状态时，驱动到事件状态寄存器(ESR)的断点事件。计算元件中的每一个具有可操作地附接到该计算元件的停止逻辑单元，其中，停止逻辑单元被配置为停止计算元件的操作。ESR可配置以驱动到停止逻辑单元的断点事件。除了驱动断点事件的计算元件以外的计算元件中的一个或多个可以被停止。调试控制寄存器(DCR)可以附接到CPU和计算元件，并且可由CPU和计算元件存取。DCR将控制输入提供给停止逻辑单元。DCR的控制输入可配置以使当单个计算元件驱动断点事件时，根据来自DCR的控制输入：除了所述单个计算元件以外的所有计算元件被停止、只有单个计算元件被停止、所有计算元件被停止，或者仅有一些而非所有计算元件被停止。