[发明专利]驱动电路与显示器的驱动方法

说明书

技术领域

本发明有关于一种显示器，且特别是有关于一种显示器的驱动电路及其驱动方法，藉由本发明的架构数据栓锁(data latching)与极性(POL)储存可同步进行，并可降低应用在驱动电路中的多任务器(multiplexers)与总线线(bus lines)的数量。

背景技术

显示面板具有基板与形成于其上的数个像素元素。这些像素元素实质上以一矩阵型式排列，此矩阵具有数列栅极线与数行数据线。显示面板为驱动电路所驱动，此驱动电路包含栅极驱动器与源极驱动器。栅极驱动器产生多个栅极信号(扫描信号)，这些栅极信号循序施加在栅极线，以逐列地开启像素元素。源极驱动器藉由循序取样影像数据产生多个数据信号(源极信号)，这些数据信号施加于数据在线，并结合施加于栅极线的栅极信号，以在面板上显示影像。

图8为一种传统显示器的源极驱动器10的方块图。源极驱动器10包含移位缓存器(shift register)(未绘示)、第一栓锁器阵列11、第一多任务器阵列12、第二栓锁器阵列13、位准移位器(level shifter)阵列14、数字模拟转换器(digital-to-analog converter；DAC)阵列15、第二多任务器阵列16以及输出缓冲器阵列17。源极驱动器10电性耦合至数据输入处理器(数据缓存器)20，数据输入处理器20具有迷你低电压差分信号(Mini Low Voltage Differential Signal；Mini-LVDS)输入接口21与串联至并联转换器(Series to Parallel converter)22。

影像信号LV0、LV1、…、RV2先接收在Mini-LVDS输入接口21中，并将这些影像信号处理成适合于显示器的空间寻址(spatial addressing)与灰阶能力的数字影像格式，即像素数据信号，其具有分别对应于红色、绿色与蓝色信号的R、G、B元素。每个颜色信号由N个位所组成。在串联至并联转换器22中，将像素数据信号从串联格式转换成并联格式，接着藉由总线线23将这些信号输出至第一栓锁器阵列11。接着，移位缓存器输出多个致能(enable)信号至第一栓锁器阵列11。第一栓锁器阵列11与第二栓锁器阵列13响应这些致能信号，进行像素数据栓锁并输出像素数据信号。具有多个多任务器的第一多任务器阵列12排列在第一栓锁器阵列11与第二栓锁器阵列13之间，以决定响应来自时序控制器(timing controller)(未绘示)的极性控制信号POL，而从第一栓锁器阵列11输出至第二栓锁器阵列13的像素数据信号的路径。位准移位器阵列14接收来自第二栓锁器阵列13的像素数据信号，并改变这些像素数据信号的电压位准，再将这些像素数据信号输出至DAC阵列15。DAC阵列15将接收自位准移位器阵列14的这些像素数据信号转换成数个模拟像素信号。具有多个多任务器的第二多任务器阵列16根据极性控制信号POL，选择性地在数条路径上，将接收自DAC阵列15的模拟像素信号输出至输出缓冲器阵列17。最后，输出缓冲器阵列17将这些模拟像素信号写入面板像素，例如液晶晶元(cells)，来进行显示。

如图9所示，极性控制信号POL具有周期性反转的极性。极性控制信号POL的周期性的极性反转可透过第一多任务器阵列12与第二多任务器阵列16，而控制像素数据R、G与B的极性。然而，包含第一多任务器阵列12与第二多任务器阵列16的极性反转电路实际上占据显示面板上的源极驱动器的面积的约3％或更多。像素数据R、G与B的位愈多，第一多任务器阵列12与第二多任务器阵列16中的多任务器就愈多，而导致源极驱动器的复杂度与制作成本增加。

因此，业界急需一个解决上述缺点与不适当的技术。

发明内容