[发明专利]移位暂存器电路

权利要求书

1.一种移位暂存器电路，用以提供多栅极信号至多栅极线，该移位暂存器电路包括多级移位暂存器，所述级移位暂存器的一第N级移位暂存器包括：

一上拉单元，电连接于所述栅极线的一第N栅极线，该上拉单元是用来根据一系统时序脉冲与一驱动控制电压以上拉所述栅极信号的一第N栅极信号，其中该第N栅极线是用以传输该第N栅极信号；

一输入单元，电连接于该上拉单元，该输入单元是用来根据一第一输入信号以输出该驱动控制电压；

一下拉单元，电连接于该输入单元与该第N栅极线，该下拉单元是用来根据一第二输入信号以下拉该驱动控制电压与该第N栅极信号；

一第一控制单元，电连接于该输入单元，该第一控制单元是用来根据该驱动控制电压与一第一辅助时序脉冲以提供一第一控制信号；以及

一第一辅助下拉单元，电连接于该第一控制单元、该输入单元与该第N栅极线，该第一辅助下拉单元是用来根据该第一控制信号与一反相于该第一辅助时序脉冲的第二辅助时序脉冲以下拉该驱动控制电压与该第N栅极信号。

2.如权利要求1所述的移位暂存器电路，其特征在于，

该第一辅助下拉单元包括：

一第一晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第一控制信号的栅极端、及一用来接收该第二辅助时序脉冲的第二端；以及

一第二晶体管，具有一电连接于该输入单元与该上拉单元的第一端、一用来接收该第一控制信号的栅极端、及一用来接收该第二辅助时序脉冲的第二端；以及

该第一控制单元包括：

一第三晶体管，具有一用来接收该第一辅助时序脉冲的第一端、一用来接收该第一辅助时序脉冲的栅极端、及一用来输出该第一控制信号的第二端；以及

一第四晶体管，具有一电连接于该第三晶体管的第二端的第一端、一电连接于该输入单元与该上拉单元的栅极端、及一用来接收一电源电压的第二端。

3.如权利要求1所述的移位暂存器电路，其特征在于，

该第一辅助下拉单元包括：

一第一晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第一控制信号的栅极端、及一用来接收该第二辅助时序脉冲的第二端；以及

一第二晶体管，具有一电连接于该输入单元与该上拉单元的第一端、一用来接收该第一控制信号的栅极端、及一用来接收该第二辅助时序脉冲的第二端；以及

该第一控制单元包括：

一第三晶体管，具有一用来接收该第一辅助时序脉冲的第一端、一用来输出该第一控制信号的第二端、及一栅极端；

一第四晶体管，具有一电连接于该第三晶体管的第二端的第一端、一电连接于该输入单元与该上拉单元的栅极端、及一用来接收一电源电压的第二端；

一第五晶体管，具有一用来接收该第一辅助时序脉冲的第一端、一用来接收该第一辅助时序脉冲的栅极端、及一电连接于该第三晶体管的栅极端的第二端；以及

一第六晶体管，具有一电连接于该第五晶体管的第二端的第一端、一电连接于该第四晶体管的栅极端的栅极端、及一用来接收该电源电压的第二端。

4.如权利要求1所述的移位暂存器电路，其特征在于，该移位暂存器电路进一步包括：

一第二控制单元，电连接于该输入单元，该第二控制单元是用来根据该驱动控制电压与该第二辅助时序脉冲以提供一第二控制信号；以及

一第二辅助下拉单元，电连接于该第二控制单元、该输入单元与该第N栅极线，该第二辅助下拉单元是用来根据该第二控制信号与该第一辅助时序脉冲以下拉该驱动控制电压与该第N栅极信号。

5.如权利要求4所述的移位暂存器电路，其特征在于，

该第二辅助下拉单元包括：

一第七晶体管，具有一电连接于该第N栅极线的第一端、一用来接收该第二控制信号的栅极端、及一用来接收该第一辅助时序脉冲的第二端；以及

一第八晶体管，具有一电连接于该输入单元与该上拉单元的第一端、一用来接收该第二控制信号的栅极端、及一用来接收该第一辅助时序脉冲的第二端；以及

该第二控制单元包括：

一第九晶体管，具有一用来接收该第二辅助时序脉冲的第一端、一用来接收该第二辅助时序脉冲的栅极端、及一用来输出该第二控制信号的第二端；以及

一第十晶体管，具有一电连接于该第九晶体管的第二端的第一端、一电连接于该输入单元与该上拉单元的栅极端、及一用来接收一电源电压的第二端。