[发明专利]一种电流采样电路

权利要求书

1.一种电流采样电路，包括第一NMOS管，第二NMOS管，第三NMOS管，第一电阻，其特征在于，

还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器；其中，第一NMOS管的栅极分别连接到第一单端输出运算放大器的正输入端、第二单端输出运算放大器的正输入端和第二NMOS管的栅极，第一NMOS管的源极分别连接到第一单端输出运算放大器的负输入端、第一乘法器的第二输入端和第一电阻的一端，第一电阻的另一端接地，第一NMOS管的漏极分别与第二NMOS管的漏极、第一乘法器的第一输入端和第二乘法器的第一输入端相连；第二NMOS管的源极分别连接第二单端输出运算放大器负输入端、第二乘法器的第二输入端和第三NMOS管的漏极，第一单端输出运算放大器的输出端接第一双端输出的运算放大器的正输入端，第一双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小a₁*V_TH，其中，a₁是第一单端输出运算放大器的放大增益，第一双端输出的运算放大器的两个输出端分别接第一乘法器第三、第四输入端，第二单端输出运算放大器的输出端接第二双端输出的运算放大器的正输入端，第二双端输出的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小a₂*V_TH，其中，a₂是第二单端输出运算放大器的放大增益，第二双端输出的运算放大器的两个输出端分别接第二乘法器第三、第四输入端，第一乘法器的输出端接第三单端输出运算放大器正输入端，第二乘法器的输出端接第三单端输出运算放大器负输入端，第三单端输出运算放大器输出端接第三NMOS管的栅极，第三NMOS管的源极接地。

2.根据权利要求1所述的电流采样电路，其特征在于，所述第一乘法器和所述第二乘法器的结构相同，由两级构成，第一级为吉尔伯特单元，由NMOS管MN9，NMOS管MN10，NMOS管MN11，NMOS管MN12，NMOS管MN13，NMOS管MN14，NMOS管MN15，电阻R6，电阻R7组成，可以实现乘法功能；第二级由PMOS管MP1，PMOS管MP2，NMOS管MN16，NMOS管MN17组成，实现双端输出转变为单端输出，具体连接关系如下：

NMOS管MN9的栅极作为乘法器的第一对输入Vin1的第一输入端，连接到NMOS管MN10的栅极，NMOS管MN9的源极分别接NMOS管MN12的源极、NMOS管MN13的漏极，NMOS管MN9的漏极分别接电阻R6的一端、NMOS管MN11的漏极和NMOS管MN16的栅极，电阻R6的另一端接外部电源，NMOS管MN10的栅极分别接NMOS管MN12的漏极和电阻R7的一端，电阻R7的另一端接外部电源，NMOS管MN11的栅极作为乘法器的第一对输入Vin1的第二输入端，分别接NMOS管MN12的栅极、NMOS管MN17的栅极，NMOS管MN11的源极分别接NMOS管MN10的源极、NMOS管MN14的漏极，NMOS管MN13的栅极作为乘法器的第二对输入Vin2的第一输入端，NMOS管MN13的源极分别接NMOS管MN14的源极、NMOS管MN15的漏极，NMOS管MN14的栅极作为乘法器的第二对输入Vin2的第二输入端，NMOS管MN15的源极接地，NMOS管MN15的栅极分别接PMOS管MP1的栅极、PMOS管MP1的漏极、PMOS管MP2的栅极，PMOS管MP1的源极接外部电源，并与PMOS管MP2的源极相连接，PMOS管MP2的漏极分别接NMOS管MN17的漏极，NMOS管MN17的源极分别接NMOS管MN16的源极和地，PMOS管MP2的漏极即为乘法器的输出端。