[发明专利]最小化传输差分信号接收器系统及其内建自我测试方法

说明书

技术领域

本发明涉及一种接收器系统及其测试方法，且特别涉及一种最小化传输差分信号(Transition Minimized Differential Signaling，TMDS)接收器系统及其内建自我测试(Built-in-self-test，BIST)方法。

背景技术

TMDS为一高速数据传输的技术，可用于数字视频接口(Digital VisualInterface，DVI)与高画质多媒体接口(High-Definition Multimedia Interface，HDMI)等图像传输接口。一般而言，TMDS接收器系统具有四个通道，其中三个为数据通道，分别接收YUV格式或RGB格式的图像信号，另一个则为时钟通道，用以接收时钟信号，而每个通道最大的传输速度是1.65Gbps。

在TMDS接收器系统中，典型的内建自我测试方法通常是取代掉原先的数据通道，利用内建的测试电路来产生信号，以达到自我测试的目的。上述方法需要在系统芯片中配置额外的测试电路，会另外增加芯片的成本。再者，一般TMDS接收器系统通常具有三个数据通道，需使用较多的测试电路，亦会造成芯片面积成本的花费。

发明内容

本发明提供一种TMDS接收器系统，其利用时钟通道产生的时钟信号，来达到内建自我测试的目的，可使系统电路在面积上更具有优势。

本发明提供一种内建自我测试(Built-in-self-test，BIST)方法，其利用时钟通道产生的时钟信号，来达到内建自我测试的目的。

本发明提供一种TMDS接收器系统，其包括一时钟通道、多个数据通道、一TMDS解码单元以及一自我测试单元。时钟通道接收、处理并输出一时钟信号。各数据通道依据时钟信号接收、处理并输出对应的数据信号。TMDS解码单元接收处理后的数据信号，并对处理后的数据信号进行解码。自我测试单元接收时钟信号及一外部并行信号，并据此产生一测试信号，以对数据通道及TMDS解码单元进行一内建自我测试。

在本发明的一实施例中，上述的自我测试单元包括一频率合成器(Frequency Synthesizer)以及一逻辑运算单元。频率合成器接收时钟信号，并据此产生一倍频(multiple frequency)信号，其中倍频信号的频率为时钟信号的频率的一倍以上。逻辑运算单元接收倍频信号及外部并行信号，并对倍频信号及外部并行信号进行一逻辑运算，以产生测试信号。

在本发明的一实施例中，上述的逻辑运算单元对倍频信号及外部并行信号进行或(OR)运算、与(AND)运算、异或(XOR)运算及同或(XNOR，也称之为异或非)运算至少其中之一，以产生测试信号。

在本发明的一实施例中，上述的外部并行信号由一配置于TMDS接收器系统外部的信号产生器所产生。

在本发明的一实施例中，上述的各数据通道包括一均衡器(equalizer)及一数据恢复(data recovery)单元。自我测试单元对数据通道的数据恢复单元进行内建自我测试。

在本发明的一实施例中，上述的时钟通道包括一锁相回路(phase-lockloop，PLL)。锁相回路接收、同步并输出时钟信号至自我测试单元及数据通道。

本发明提供一种BIST方法，适于一TMDS接收器系统。所述BIST方法包括：接收一外部并行信号；依据TMDS接收器系统的一时钟信号及外部并行信号，产生一测试信号；以及利用测试信号，对TMDS接收器系统进行内建自我测试。

在本发明的一实施例中，上述的产生测试信号的步骤包括：依据时钟信号，产生一倍频信号，其中倍频信号的频率为时钟信号的频率的一倍以上；以及对倍频信号及外部并行信号进行一逻辑运算，以产生测试信号。

在本发明的一实施例中，上述的逻辑运算包括或运算、及运算、异或运算及同或运算至少其中之一。

基于上述，在本发明的范例实施例中，TMDS接收器系统利用时钟通道所提供的时钟信号作为内建自我测试的信号来源，搭配频率合成器与外部并行信号来进行内建自我测试，可使系统电路在面积上更具有优势。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示本发明一实施例的TMDS接收器系统的功能方块图。

图2绘示本发明一实施例的时钟信号、数据信号及倍频信号的信号波形图。

图3绘示本发明一实施例的时钟信号、数据信号、倍频信号、外部并行信号及测试信号的信号波形图。

图4为本发明一实施例的内建自我测试方法的步骤流程图。