[发明专利]一种超低介电常数材料薄膜及其制备方法

说明书

技术领域

本发明属于半导体超大规模集成电路制造技术领域，具体涉及一种低介电常数材料薄膜及其制备方法。

背景技术

随着半导体集成电路规模的扩大，特征尺寸在不断减小，集成电路内部金属线的电阻和金属线之间的电容都在变大，这会导致互连性能严重退化，如RC(R指电阻，C指电容)延迟、串扰、功耗等。用铜代替铝作为新一代的金属线使得集成电路的电阻下降了40%左右，剩下的改善集成电路性能的重要任务就是如何尽可能地减小寄生电容。其中，用低介电常数（低k）材料薄膜取代SiO₂（k ≈3.9）材料是重要的减小电容的方法。根据国际半导体技术蓝图（ITRS）的要求，在45/32纳米的技术节点，介电常数材料薄膜的k值应在2.0到2.6之间[1]。众所周知，在薄膜材料内部引入一定比例的空隙，或者向薄膜材料内掺入极化强度低的元素都可以降低薄膜的k值。

多孔SiOCH材料薄膜因含有极化强度更低的Si-C键和C-C键，因此被认为是45/32纳米技术节点上比较好的候选低k材料，如多孔甲基硅倍半氧烷（MSQ），含氢基的硅倍半氧烷（HSQ）,还有掺杂碳氧化物的多孔材料[2-4]。一般情况下，采用含Si、C原子的前驱体可以向低k材料薄膜中引入Si-C键和C-C键。而在材料内部形成孔有多种方法，如采用成孔剂的方法、相分离法、刻蚀处理法、或者采用环形前驱体的方法［2，4－7］。在这些成孔的方法中，采用环形前驱体制备多孔材料成为最受关注的方法之一，因为这种方法所生成的薄膜具有连续性的微孔，这样保证了低k材料薄膜具有很好的粘附性。正因如此，很多人都尝试着采用环形前驱体来制备多孔SiOCH材料薄膜，其中化学气相沉积法制备的多孔SiOCH材料薄膜的介电常数一般在2.45～3.21之间［4，8-10］。

就薄膜制备技术来说，旋涂法由于具有很好的填充间隙能力、良好的平坦性和较小的成本，因此是一种很有前景的制备薄膜的方法。通常，在成膜以后都需要在较高的温度下进行烘烤，这使得前驱体分子在发生缩合反应之前会从衬底表面挥发。因此，造成大部分环形前驱体不适合此工艺。本发明提出了一种新的低k薄膜制备工艺，避免了由高温处理来使前驱体分子发生缩合反应，因此解决了前驱体的热挥发问题。

参考文献：

[1] International Technology Roadmap for Semiconductors 2007 www.itrs.net

[2] G. Q. Yin et al 2007 Chin. Phys. Lett. 24 3532

[3] F. Ciaramella et al 2006 Thin Solid Films 495 124

[4] M. Tada et al 2007 J. Electrochem. Soc. 154 D354

[5] Z. W. He et al 2008 Micropor. Mesopor. Mater. 111 206

[6] V. Jousseaume et al 2007 Surf. Coatings Technol. 201 9248

[7] S. J. Ding et al 2000 Chin. Phys. 9 778

[8] J. Widodo et al 2005 J. Electrochem. Soc. 152 G246

[9] D. Rossa and K. K. Gleason 2005 J. Appl. Phys. 97 6

[10] C. Ye et al 2005 Chin. Phys. Lett. 22 2670。

发明内容

本发明的目的是提供一种超低介电常数多孔SiOCH材料薄膜及其方法，所得到的SiOCH材料薄膜具有适中的杨氏模量和硬度、超低的介电常数以及良好的电学特性。

本发明提出的超低介电常数多孔SiOCH材料薄膜的制备方法，采用单环形结构的2,4,6,8-四乙烯基-2,4,6,8-四甲基环四硅氧烷为前驱体，制备得到超低介电常数多孔SiOCH材料薄膜的方法，具体步骤为：

1）提供一个n型硅衬底（低阻单晶硅衬底），并进行标准清洗。

2）前驱体准备：2,4,6,8-四乙烯基-2,4,6,8-四甲基环四硅氧烷（（2,4,6,8-tetravinyl-2,4,6,8-tetramethylcyclotetrasiloxane），TVTMCTS），纯度为90～100wt%。该前驱体的环状结构是由八个Si-O键和四个乙烯基构成的。