[发明专利]具有改良式黑电平校准的图像传感器

说明书

技术领域

本发明一般涉及图像传感器，且具体但非排他地涉及用于CMOS图像传感器的黑电平校准。

背景技术

互补金属-氧化物半导体(“CMOS”)图像传感器(“CIS”)会因为像素自身中的暗电流以及像素间暗电流电平的变化而产生不准确的图像数据。CIS阵列的每一像素提供根据入射于像素上的光而变化的输出电压。不幸的是，暗电流加至输出电压且使成像系统提供的图像降级。为了产生准确的图像数据，需要估计暗电流且对其进行电平校正。

现代CMOS成像器通常包括某一种类的反馈回路以在输出中自动地设定黑电平。可通过读取“黑基准像素”来获得与“真”黑色相关联的模拟电压。黑基准像素通常经排列成紧邻有效图像阵列。在正面照明式(“FSI”)图像传感器中，正面金属叠层内的金属层中之一屏蔽黑基准像素，以便阻挡任何入射光。FSI图像传感器内的电路接着参照来自这些黑基准像素的输出值来偏移有效像素的电压输出。这些黑基准像素用于产生低计数值或通常将被显示为黑色的使用者指定设定点值。传统地，将相机设定至略高于读取噪声的黑电平设定点。接着设定相机增益以获得合适的图像。设定适当黑电平在以极低信号电平工作或在低周围光环境中工作时尤其重要。若将黑电平设定得过低，则暗淡对象将被箝位且不被显示。若将黑电平设定得过高，则图像对比度将受损失。

图1A示出FSI图像传感器阵列的常规有效像素100，而图1B示出FSI图像传感器阵列的常规黑基准像素105。像素100或105的正面为衬底110的设置有像素电路且其上形成有用于重新分配信号的金属叠层115的面。在有效像素100中，金属层(例如，金属层M1及M2)经图案化成使得产生一光学通路，入射于有效像素100的正面上的光可通过该光学通路到达光敏光电二极管(“PD”)区域120。与此对比，黑基准像素105的光学通路被金属层M3故意地阻挡且覆盖。

CMOS FSI成像器利用暗像素(具有光阻挡层的像素)来估计像素阵列的暗电流且将该估计与曝露像素数据组合以产生准确的图像数据。对于背面照明式(“BSI”)CIS，制造光阻挡像素更困难且昂贵。除了增加费用以外，在此成像器的背侧上形成金属图案亦可引起蚀刻损坏且导致缺陷。另外，与金属光阻挡层相关联的绝缘膜可在暗像素与成像像素之间产生应力差，此应力差导致两种类型的像素显示不同的暗电流特性。在该情况下，黑电平校准可能不会如实地表示成像阵列的黑电平。

附图说明

参看附图来描述本发明的非限制性且非穷举的实施例，在附图中，除非另有指定，否则相同附图标记在各视图中指代相同部分。

图1A(现有技术)为常规正面照明式(“FSI”)有效像素的横截面图。

图1B(现有技术)为常规FSI黑基准像素的横截面图。

图2为示出根据一实施例的背面照明式(“BSI”)成像系统的功能框图，该系统包括黑基准像素及黑电平校准电路。

图3为示出根据一实施例在BSI成像系统内的两个4T像素的像素电路的电路图。

图4为根据一实施例的BSI有效成像像素的混合横截面/电路图示。

图5为根据一实施例的BSI黑基准像素的混合横截面/电路图示。

图6为根据第一实施例的BSI图像传感器的横截面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

图7为根据第二实施例的BSI图像传感器的横截面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

图8为根据第三实施例的BSI图像传感器的横截面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

图9为根据第四实施例的BSI图像传感器的横截面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

图10A为根据第五实施例的BSI图像传感器的横截面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

图10B为根据第五实施例的BSI图像传感器的平面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

图11为根据第六实施例的BSI图像传感器的横截面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

图12为根据第七实施例的BSI图像传感器的横截面图，其示出成像像素阵列、暗像素阵列及与光屏蔽层有关的周边电路。

具体实施方式