[发明专利]一种FPGA配置文件更新装置

说明书

技术领域

本发明属于数字系统技术领域，更为具体地讲，涉及一种更新数字系统中FPGA芯片配置文件的装置，以实现数字系统不同的电路功能。

背景技术

数字系统是对数字信息进行存储、传输、处理等操作的电子系统，近年来广泛地应用于电视、雷达、通信、电子计算机、自动控制、航天等科学技术的各个领域。数字系统以二进制作为基础，具有实现简单、可靠性高的特点；同时具备数学运算和逻辑运算的能力，极其适合于运算、比较、存储、传输、控制、决策等应用；集成度高，体积小，功耗低，抗干扰能力强，易于实现小型化、模块化等也是其突出优点。

随着微处理器/微控制器以及可编程逻辑器件的出现，数字系统开创了新的局面，不仅规模大，而且将硬件与软件相结合，使数字系统的功能更加完善，使用更加灵活。“可编程逻辑器件+微处理器/微控制器”架构是当今数字系统流行使用的系统架构。可编程逻辑器件可以大大减少系统硬件的面积，降低系统功耗，且可以根据用户需要在任何时候通过软件反复对其进行配置和编程以实现特定功能，不仅降低了成本，而且极大的提高了系统的灵活性。

FPGA(Field-Programmable Gate Array)，即现场可编程门阵列作为一种重要的可编程逻辑器件，具有丰富的逻辑资源和I/O资源，设计周期短，开发费用低，风险小，能够提高数字系统的集成度，可靠性高，因此在数字系统中应用较为广泛。

然而，通用FPGA芯片一般基于掉电易失性存储器而设计，在掉电后不能保存配置文件。为了保证上电后能够正常工作，必须通过外部非易失性存储器存储配置文件，在上电时再将配置文件导入FPGA芯片以正常加载。目前常用的FPGA配置方式有三种。

第一种方式是边界扫描模式（Boundary Scan）。边界扫描测试发展于上个世纪90年代，随着大规模集成电路的出现，印制电路板制造工艺向小、微、薄发展，传统的ICT 测试已经无法满足这类产品的测试要求。由于芯片的引脚多，元器件体积小，板的密度特别大，根本无法进行下探针测试。在这种情况下，一种新的测试技术产生了，联合测试行为组织（Joint Test Action Group，简称JTAG）定义这种新的测试方法即边界扫描测试。FPGA芯片可以使用边界扫描模式进行配置。此种模式是计算机通过专用下载线与FPGA芯片的专用配置引脚相连，通过专用软件进行控制，将FPGA配置文件直接写入FPGA芯片内部的易失性存储器中，FPGA芯片即可正常工作。此种模式的优点是，可以实时对FPGA芯片进行在线配置，适用于对FPGA芯片进行频繁调试的场合。然而，正由于该方式针对电路调试而产生，仅直接加载到FPGA芯片，无法对FPGA配置文件进行保存，FPGA掉电后必须人工重新加载。

第二种方式是在FPGA芯片外部连接一个非易失性专用配置芯片，将FPGA配置文件写入非易失性配置芯片保存，FPGA芯片每次上电时通过专用电路自行读取FPGA配置文件并写入其内部易失性存储器中，实现自动加载。而该方式一旦要更新FPGA 配置文件，则需要连接专用下载线，通过专用软件控制，将新的FPGA配置文件重新写入非易失性专用配置芯片中。若系统已经制作成产品，则必然受到必须连接专用下载线以及通过专用软件控制的限制，必须将产品返厂调试、更改，大大增加了调试维护的成本和周期。如果向用户提供专用下载线及专用软件，则会增加产品的成本，同时用户很难掌握专用软件的使用及调试的方法，增加使用难度，而且用户自行拆开产品进行频繁调试和维护也不现实。

第三种方式是通过微处理器/微控制器进行加载。将FPGA配置文件放入通用外部非易失性存储器中，数字系统每次上电时由微处理器/微控制器从外部非易失性存储器读取FPGA配置文件，模拟FPGA芯片专用加载时序，将FPGA配置文件转化为匹配的位流写入FPGA内部易失性存储器中，实现外部加载。此种方案摆脱了专用下载线的限制，只需要将配置文件存入外部非易失性存储器供微处理器/微控制器读取即可。然而这种方法的弊端在于每次上电都需要通过微处理器/微控制器进行控制，这样不仅加重了微处理器/微控制器的负担，而且每次上电FPGA芯片必须等待微处理器/微控制器初始化完成后才能进行配置，这样增加了FPGA芯片的等待配置的时间，也就是增加了整个系统从上电到开始正常工作的时间。同时，第二种方式所带来的维护成本、周期和难度方面的影响，在该方式中依然存在。

以上三种常用的配置方式各自有其优点和特点，适用于不同场合，然后也受其自身的限制，无法同时满足在线配置、摆脱下载线的制约、方便快捷等需求。

发明内容