[发明专利]非易失性存储装置及用于处理其配置信息的方法

权利要求书

1.一种非易失性存储装置，包括：

存储器件，所述存储器件包括用于储存多个配置数据组的配置信息存储块；以及

配置信息处理电路，所述配置信息处理电路被配置为在第一控制时钟信号的控制下，确定在加电操作的第一时段期间从所述存储器件接收的配置数据组的大数，以及在周期比所述第一控制时钟信号的周期短的第二控制时钟信号的控制下，确定在所述第一时段之后的第二时段期间从所述存储器件接收的配置数据组的大数。

2.如权利要求1所述的非易失性存储装置，其中所述配置信息存储块被划分成多个页，且每个页包括多个非易失性存储单元。

3.如权利要求1所述的非易失性存储装置，其中所述多个配置数据组中的每个包括内部偏压信息、内部逻辑配置信息、故障地址信息和冗余信息中的任何一个。

4.如权利要求1所述的非易失性存储装置，其中所述存储器件包括：

主存储块；以及

页缓冲器，所述页缓冲器被配置为检测并输出储存在所述配置信息存储块和所述主存储块中的数据。

5.如权利要求4所述的非易失性存储装置，其中所述主存储块中的每个被划分成多个页，且每个页包括多个非易失性存储单元。

6.如权利要求1所述的非易失性存储装置，其中所述配置信息处理电路包括：

控制时钟输出单元，所述控制时钟输出单元被配置为分别响应于第一时段信号和第二时段信号而输出所述第一控制时钟信号和所述第二控制时钟信号作为输出时钟信号；以及

配置数据处理单元，所述配置数据处理单元被配置为在所述输出时钟信号的控制下确定依次从所述存储器件输出的所述多个配置数据组的大数，并输出确定结果作为多个配置信号。

7.如权利要求6所述的非易失性存储装置，其中所述第一时段信号是在所述第一时段期间被激活的信号，所述第二时段信号是在所述第二时段期间被激活的信号。

8.如权利要求6所述的非易失性存储装置，其中所述控制时钟输出单元包括：

振荡器，所述振荡器被配置为响应于时钟使能信号而产生基准时钟信号；以及

时钟分频部，所述时钟分频部被配置为通过将所述基准时钟信号分频而产生所述第一控制时钟信号和所述第二控制时钟信号，并分别响应于所述第一时段信号和所述第二时段信号而输出所述第一控制时钟信号和所述第二控制时钟信号。

9.如权利要求6所述的非易失性存储装置，其中所述配置数据处理单元包括：

数据复用部，所述数据复用部被配置为执行对所述配置数据组的并行至串行转换；

数据确定部，所述数据确定部被配置为在所述输出时钟信号的控制下确定从所述数据复用部输出的信号的大数，并输出确定结果；以及

锁存部，所述锁存部被配置为锁存所述确定结果。

10.如权利要求9所述的非易失性存储装置，其中所述数据确定部包括：

多个串联耦合的D触发器，所述多个串联耦合的D触发器被配置为在所述输出时钟信号的控制下锁存多个数据信号；以及

数据组合部分，所述数据组合部分被配置为确定储存在所述D触发器中的信号的大数。

11.一种非易失性存储装置，包括：

功率稳定检测电路，所述功率稳定检测电路被配置为检测功率何时稳定；

控制时钟输出单元，所述控制时钟输出单元被配置为根据所述功率稳定检测电路的检测结果而将第一控制时钟信号和周期比所述第一控制时钟信号的周期短的第二控制时钟信号中的一个输出作为输出时钟信号；以及

配置数据处理单元，所述配置数据处理单元被配置为在所述输出时钟信号的控制下确定依次从配置信息存储块输出的多个配置数据组的大数，并输出确定结果作为多个配置信号。