[发明专利]集成电路以及集成电路方法

权利要求书

1.一种集成电路，包括：

一静态随机存取存储器阵列，耦接至一第一电压供应节点以及一第二电压供应节点，上述第一以及第二电压供应节点提供一保存电压跨接于上述静态随机存取存储器阵列；

一电流限制器，配置于上述静态随机存取存储器阵列以及上述第一电压供应节点之间；以及

一电压调整器，并联耦接上述电流限制器于上述静态随机存取存储器阵列以及上述第一电压供应节点之间，上述电压调整器用以维持上述保存电压高于一既定电平。

2.如权利要求1所述的集成电路，其中上述电流限制器包括一MOS晶体管，上述MOS晶体管具有耦接至一偏压的一栅极，且上述电压调整器包括：一运算放大器，上述运算放大器具有一第一输入端耦接至位于上述静态随机存取存储器阵列和上述电流限制器间的一节点，以及一第二输入端用以接收一参考电压；以及

一MOS晶体管，上述MOS晶体管具有耦接至上述节点的一源极，耦接至上述第一电压节点的一漏极，以及耦接至上述运算放大器的一输出端的一栅极，

其中上述运算放大器根据上述节点的电压以及上述参考电压的一电压差提供一输出电压至上述MOS晶体管的上述栅极，用以选择性地导通上述MOS晶体管以及设定上述MOS晶体管的驱动强度，以维持上述保存电压高于上述既定电平。

3.如权利要求2所述的集成电路，还包括一电平移位器或一电压分压器用以提供上述参考电压至上述电压调整器。

4.一种集成电路，包括：

一静态随机存取存储器阵列，耦接至一第一电压供应节点以及一第二电压供应节点，上述第一以及第二电压供应节点提供一保存电压跨接于上述静态随机存取存储器阵列；

一电流限制器，具有一第一MOS晶体管配置于上述静态随机存取存储器阵列以及上述第一电压供应节点之间；以及

一电压调整器，并联耦接上述电流限制器于上述静态随机存取存储器阵列以及上述第一电压供应节点之间，且包括一运算放大器以及一第二MOS晶体管，上述运算放大器具有一第一输入端耦接至上述静态随机存取存储器阵列和上述电流限制器间的一节点，以及一第二输入端用以接收一参考电压，且上述运算放大器的一输出耦接至上述第二MOS晶体管的一栅极，

其中上述电流调整器根据上述静态随机存取存储器阵列和上述电流限制器间的上述节点的电压与上述参考电压的一电压差提供一切换电压至上述第二MOS晶体管的上述栅极，用以维持上述保存电压高于一既定电平。

5.如权利要求4所述的集成电路，还包括一电压电平移位器耦接至上述运算放大器的上述第二输入，以提供上述参考电压，且上述电压电平移位器根据上述第一电压供应节点的电压以及上述既定电平的电压提供上述参考电压。

6.如权利要求4所述的集成电路，其中上述第一电压供应节点设为低电压电位，第二电压供应节点设为高电压电位，以及上述第一和第二MOS晶体管为NMOS晶体管，或是上述第一电压供应节点设为高电压电位，第二电压供应节点设为低电压电位，以及上述第一和第二MOS晶体管为PMOS晶体管。

7.一种集成电路方法，包括：

检测一节点的一节点电压，上述节点耦接于一静态随机存取存储器阵列以及一电流限制器之间；

比较上述节点电压以及一参考电压；以及

当上述节点电压高于上述参考电压时，汲入上述节点的电流，使跨于上述静态随机存取存储器阵列的一保存电压维持一既定电平之上。

8.如权利要求7所述的集成电路方法，其中于汲入上述节点的电流的步骤中，包括提供一切换电压至一MOS晶体管的一栅极，上述MOS晶体管耦接至上述节点，上述切换电压将上述MOS晶体管转换为导通状态，使MOS晶体管的一源极以及一漏极之间电流流通。

9.如权利要求7所述的集成电路方法，其中一电压调整器检测上述节点的电压，还包括从一电压分压器或一电平移位器提供上述参考电压至上述电压调整器，且其中上述电压调整器包括一运算放大器，上述运算放大器具有一第一输入端耦接至上述节点，以及一第二输入端用以接收上述参考电压。

10.如权利要求7所述的集成电路方法，其中上述电流限制器包括一NMOS晶体管耦接至上述节点以及一设为低电压电位的一电压供应节点，或是上述电流限制器包括一PMOS晶体管耦接至上述节点以及一设为高电压电位的一电压供应节点。