[发明专利]垂直折叠式存储器阵列结构

权利要求书

1.一种垂直折叠式存储器阵列结构，其特征在于，包括：

呈列和行分布的垂直折叠式存储模块，所述垂直折叠式存储模块包括漏选择管、底部连接线和源选择管，以及连接在所述漏选择管和所述底部连接线之间以及所述源选择管和所述底部连接线之间的多个存储单元管，其中，每个所述存储单元管的栅结构均与一个字线相连，每个所述漏选择管的漏极与一个位线相连，且第N列中第M个垂直折叠式存储模块中漏选择管的漏极与第N+1列的第M-1个垂直折叠式存储模块中源选择管的源极均与同一个位线相连，所述N列中所有垂直折叠式存储模块的漏选择管和源选择管的栅极分别与同一个漏选择线和同一个源选择线相连，所述N和M为整数。

2.如权利要求1所述的垂直折叠式存储器阵列结构，其特征在于，所述存储单元管包括：

管状多晶硅体区，其中，所述多晶硅体区中填充有绝缘介质；和

包围所述多晶硅体区的管状栅结构。

3.如权利要求2所述的垂直折叠式存储器阵列结构，其特征在于，所述管状栅结构包括依次包围所述多晶硅体区的管状隧穿氧化层、管状氮化硅层、管状阻挡氧化层和管状栅极层。

4.如权利要求1所述的垂直折叠式存储器阵列结构，其特征在于，所述存储单元管为陷阱电荷俘获型存储器或纳米晶存储器。

5.如权利要求1所述的垂直折叠式存储器阵列结构，其特征在于，其中，

如果在选中的存储单元管的字线施加编程电压，且将所述选中的存储单元管与所述漏选择管之间的存储单元管开启，并将所述选中的存储单元管与所述源选择管之间的存储单元管关闭，同时向与所述选中的存储单元管的漏选择管相连的位线施加编程电压，并向其他位线施加接地电压，则对所述选中的存储单元管进行编程写入操作。

6.如权利要求1所述的垂直折叠式存储器阵列结构，其特征在于，其中，

如果在选中的一个或多个存储单元管的字线施加擦除电压，并向与所述选中的一个或多个存储单元管相连的漏选择管和源选择管的漏选择线和源选择线施加接地电压，同时对所有位线施加接地电压，则对所述选中的一个或多个存储单元管进行擦除操作。

7.如权利要求1所述的垂直折叠式存储器阵列结构，其特征在于，其中，

如果在选中的存储单元管的字线施加读取电压，且向与所述选中的存储单元管相连的漏选择管和源选择管的漏选择线和源选择线以及未选择的字线施加读取传输电压，并向所述漏选择管的漏极和源选择管的源极相连的位线分别施加读取电压和接地电压，并使得其余未选中的位线浮空，则对所述选中存储单元管进行读取操作。

8.如权利要求1所述的垂直折叠式存储器阵列结构，其特征在于，所述存储单元管的管状沟道区为多晶硅或硅锗掺杂半导体。

9.一种垂直折叠式存储器阵列结构，其特征在于，包括：

呈列和行分布的存储单元管组，所述存储单元管组包括多个存储单元管，其中，每个所述存储单元管的栅结构均与一个字线相连；

多个漏选择管和多个源选择管，其中，第N列的存储单元管组中的每一个均与一个漏选择管相连，第N+1列的存储单元管组中的每一个均与一个源选择管相连；

多个底部连接线，所述底部连接线连接在第N列的第M行的存储单元管组与所述第N+1列的第M+1行的存储单元管组之间，

其中，每一行的所述存储单元管组对应的漏选择管的漏极和源选择管的源极均与同一个位线相连，所述N和M为整数。

10.如权利要求9所述的垂直折叠式存储器阵列结构，其特征在于，所述存储单元管包括：

管状多晶硅体区，其中，所述多晶硅体区中填充有绝缘介质；和

包围所述多晶硅体区的管状栅结构。

11.如权利要求10所述的垂直折叠式存储器阵列结构，其特征在于，所述管状栅结构包括依次包围所述多晶硅体区的管状隧穿氧化层、管状氮化硅层、管状阻挡氧化层和管状栅极层。

12.如权利要求9所述的垂直折叠式存储器阵列结构，其特征在于，所述存储单元管为陷阱电荷俘获型存储器或纳米晶存储器。

13.如权利要求9所述的垂直折叠式存储器阵列结构，其特征在于，所述存储单元管的管状沟道区为多晶硅或硅锗掺杂半导体。