[发明专利]相变存储器的选通二极管阵列及其制备方法

说明书

技术领域

本发明涉及一种相变存储技术，特别地，更涉及一种应用于相变存储器的选通二极管阵列及其制备方法。

背景技术

相变存储器(PC-RAM)是近年来兴起的一种非挥发半导体存储器，其是基于Ovshinsky在20世纪60年代末(Phys.Rev.Lett.，21，1450～1453，1968)70年代初(Appl.Phys.Lett.，18，254～257，1971)提出的相变薄膜可以应用于相变存储介质的构想建立起来的，是一种价格便宜、性能稳定的存储器件。相变存储器可以做在硅晶片衬底上，其关键材料是可记录的相变薄膜、加热电极材料、绝热材料和引出电极材料等。相变存储器的基本原理是利用电脉冲信号作用于器件单元上，使相变材料在非晶态与多晶态之间发生可逆相变，通过分辨非晶态时的高阻与多晶态时的低阻，可以实现信息的写入、擦除和读出操作。

与目前已有的多种半导体存储技术相比，相变存储器具有低功耗，高密度、抗辐照、非易失性、高速读取、高可擦写次数(＞10¹³次)、器件尺寸可缩性(纳米级)，耐高低温(-55℃至125℃)、功耗低、抗振动、抗电子干扰和制造工艺简单(能和现有的集成电路工艺相匹配)等优点，是目前被工业界广泛看好的下一代存储器中最有力的竞争者，拥有广阔的市场前景。

典型的相变存储单元中，使用MOS管作为选通管，但是由于相变存储器的写操作电流大，MOS管在工艺尺寸不断减小后很难提供足够的驱动电流。

意法半导体公司曾提出用双极性晶体管来代替MOS管作为相变存取单元的选通管，解决了相变存储器中写操作电流大的问题，但是其单元面积很难再缩小，不能满足存储单元的高集成度的要求。

公开号为CN1832190A，发明名称为“使用单元二极管的相变存储器及其制造方法”中国发明专利文献(申请人为韩国三星电子株式会社)公开了一种用PN二极管作为选通管用于相变存储器的方法来解决相变存储器密度进一步提高遇到的问题。在所述专利中采用了一种P+/N-/N+结构的二极管作为选通管。但仍存在一些问题，比如用该方法制备的二极管选通工作时会对邻近的二极管产生较大的串扰电流，干扰对邻近存储单元的读写操作。

下面，介绍一下产生串扰电流的原因。如图1所示，是使用二极管作为选通管的相变存储器阵列示意图，在进行读写操作时，选择的相变存储单元Rp的位线BL2加电压或者电流，字线WL1接地。在同一字线WL1中，未被选中的相变存储单元的位线BL1到BLi接地，不进行操作。当选中的相变存储单元Rp进行操作时，二极管D2导通，二极管的P型半导体中的空穴作为少子漂移扩散到相邻的二极管D1中，产生漏电流Id。由于使用二极管作为选通管的相变存储器的特点就是高密度集成，因此二极管之间的距离是很小的，通常为一个特征尺寸，则空穴漂移扩散到相邻极管的数量较大，产生的漏电流较大，因此会对未操作的相变单元的特性产生影响，从而影响了存储数据的保持能力，减弱了存储器的可靠性。

另外，三星电子株式会社在“Electron Devices Meeting”会议上发表了论文《Full Integrationof Highly Manufacturable 512Mb PRAM based on 90nm Technology》。在该文章中，公开了一种选通管阵列，图2即显示了所述选通管阵列的俯视结构图，图3为图2中所示的二极管的界面示意图。结合图2和图3，两个字线引出电极11之间有八个二极管(由重掺杂的P型半导体层13和轻掺杂的N型半导体层17所构成)，其中，为重掺杂的N型半导体层的字线15的宽度是与二极管的宽度相仿。假设二极管13的宽和长以及字线隔离的宽都是a，则二极管的有效面积占总面积的比例为

8a²/40a²＝20％

假设，每a²对应的等效电阻为R，当对中间的一个存储单元操作时，流过二极管的电流约为

I1＝(V-Von)/(9R||11R)

对最边上的一个存储单元操作时，流过二极管的电流约为

I2＝(V-Von)/(3R||17R)

其中，V为加在二极管上的电压，Von为二极管的开启电压。若V＝2，Von＝1，R＝1，则I1＝0.202，I2＝0.392。由此可见，二极管的驱动电流的均匀性很差。