[发明专利]一种低电压低噪声宽带混频器有效
| 申请号: | 201110033060.X | 申请日: | 2011-01-30 |
| 公开(公告)号: | CN102163954A | 公开(公告)日: | 2011-08-24 |
| 发明(设计)人: | 李智群;曹佳;李芹;王志功 | 申请(专利权)人: | 东南大学 |
| 主分类号: | H03D7/16 | 分类号: | H03D7/16 |
| 代理公司: | 南京天翼专利代理有限责任公司 32112 | 代理人: | 汤志武 |
| 地址: | 210096*** | 国省代码: | 江苏;32 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 压低 噪声 宽带 混频器 | ||
技术领域
本发明涉及宽带混频器,尤其是一种低电压低噪声宽带混频器,采用MOS工艺,在毫米波电路中具有较大优势,设计结构简单,在改善噪声性能与线性度同时,将功耗降低一半,且具有较大的增益带宽与输入匹配带宽。
背景技术
1968年Barrie Gilbert首次提出吉尔伯特双平衡乘法器结构,并广泛地应用于混频器中(以下称“吉尔伯特混频器”),其电路方框图及电路原理分别如图1、图2所示,射频信号RF通过巴伦将单端信号转换为差分信号RF+和RF-,分别连接跨导单元共源结构MOS管Q1和Q2的栅极,MOS管Q1、Q2将输入射频电压信号转换为射频电流信号。本振信号LO通过巴伦将单端信号转换为差分信号LO+与LO-,分别连接开关单元MOS管的栅极。开关单元由MOS管Q3、Q4、Q5、Q6组成,开关单元MOS管的漏极输出中频差分信号,其中MOS管Q3、Q5的漏极输出正相中频信号IF+,MOS管Q4、Q6的漏极输出反相中频信号IF-。但由于自身结构的原因,吉尔伯特混频器存在以下缺点:
第一是输入匹配,在MOS工艺中,射频差分信号直接连接跨导单元MOS管Q1、Q2的栅极,栅极的高阻抗特性不利于匹配到50Ω,尤其在宽带结构设计中匹配更加困难;
第二是噪声,在混频器的设计中,跨导单元MOS管Q1、Q2需要大电流以优化沟道噪声,而开关单元MOS管Q3、Q4、Q5、Q6需要适中的小电流以降低开关噪声,两者形成一对矛盾。采用电流注入的方法可以一定程度上缓解两者矛盾,但增加了设计的复杂性,而且电流注入电路本身会不可避免地引入额外的噪声。因此吉尔伯特混频器的噪声较大,通常单边带噪声系数会大于9dB。
第三是工作电压,传统吉尔伯特混频器需要跨导单元MOS管Q1、Q2、开关单元MOS管Q3、Q4、Q5、Q6和负载三层叠加以复用电流,甚至跨导单元需要添加尾电流源IEE,因此传统吉尔伯特混频器不利于低电压工作,尤其在深亚微米MOS工艺中,低电压使得设计工作更加困难;
最后是线性度,影响混频器线性度的主要因素是跨导单元MOS管Q1、Q2的栅源电压VGS、漏源电压VDS和负载上的电压摆幅。由于跨导单元、开关单元和负载单元采用叠层结构以复用电流,导致跨导单元MOS管Q1、Q2的漏源电压VDS比较小,同时负载上获得的电压摆幅也比较小,所以传统吉尔伯特混频器的线性度受到限制。
发明内容
本发明的目的是为克服现有技术之不足,提供一种低电压低噪声宽带混频器,采用的技术方案是:一种低电压低噪声宽带混频器,设有跨导单元、巴伦单元、开关单元、负载单元以及缓冲单元电路,其特征在于:跨导单元采用栅极串联电感的共栅结构,单端输入射频信号直接输入至跨导单元经放大后输出至巴伦单元将单端射频信号转换为差分射频信号后输出至开关单元;本振信号输入至另一巴伦单元将单端信号转换为差分信号后亦输出至开关单元;开关单元将输入的差分本振信号与差分射频信号相乘,产生差分中频信号,再经负载及缓冲单元后,输出单端中频信号;其中:跨导单元设有MOS管M1以及一个电容、一个电感和一个电流源;开关单元设有MOS管M2、M3、M4及M5;负载单元设有两个电阻;缓冲单元设有MOS管M6和M7;电路的连接关系如下:
单端射频信号连接跨导单元MOS管M1的源极并通过电流源接地,MOS管M1的栅极串联电感后连接到偏置电压,同时MOS管M1的栅极还串联电容后接地,MOS管M1的漏极连接巴伦单元之初级线圈的一端,初级线圈的另一端连接电源VDD,次级线圈正相射频信号端与开关单元MOS管M2、M3的源极连接在一起,次级线圈的反相射频信号端与开关单元MOS管M4、M5的源极连接在一起,次级线圈中心抽头接地;本振信号连接另一巴伦单元之初级线圈的一端,初级线圈的另一端接地,次级线圈正相本振信号端与开关单元MOS管M2及M5的栅极连接在一起,次级线圈的反相本振信号端与开关单元MOS管M3及M4的栅极连接在一起,次级线圈中心抽头连接另一偏置电压;负载单元中两个电阻的一端均与电源VDD连接,两个电阻的另一端分别与开关单元MOS管M2、M4的漏极及MOS管M3、M5的漏极连接在一起;缓冲单元MOS管M6的栅极通过耦合电容与开关单元MOS管M2、M4的漏极连接在一起,MOS管M6的漏极连接电源VDD,MOS管M6的源极与MOS管M7的漏极连接在一起并与输出端口连接,MOS管M7的栅极通过另一耦合电容与开关单元MOS管M3、M5的漏极连接在一起,MOS管M7的源极接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110033060.X/2.html,转载请声明来源钻瓜专利网。





