[发明专利]改善双层栅MOS结构的中间氧化层厚度均匀性的方法

说明书

技术领域

本发明涉及一种双层栅MOS结构的制备方法。

背景技术

双层栅MOS结构，为一种常用的功率MOS器件。现有通用的双层栅MOS结构的工艺流程为：

先在衬底上生长沟槽刻蚀的硬掩膜层，通常为一层或两层氧化硅层；

而后光刻定义沟槽的位置，接着刻蚀形成沟槽；

之后在沟槽内壁生长氧化层；

接着淀积第一层多晶硅填充沟槽，之后对第一层多晶硅进行第一次刻蚀，去除位于沟槽上的第一层多晶硅；

而后光刻保护部分第一层多晶硅(即用于作为第一层多晶硅连接的部分)，进行第一层多晶硅的第二步刻蚀，至沟槽内的预定深度；

采用高密度等离子体(HDP)工艺淀积氧化膜(也称HDP氧化膜)，填充沟槽；

采用化学机械研磨(CMP)工艺研磨HDP氧化膜，至在衬底上剩余3000埃厚的HDP氧化膜；

湿法腐蚀使沟槽内的第一层多晶硅上剩余2500埃的HDP氧化膜，形成双层栅的中间氧化层；

接着是栅极氧化层的生长，第二层多晶硅的淀积和刻蚀，体区和源区形成以及接触孔、金属和钝化层的形成等，完成整个双层栅MOS的制备。

上述制备流程中，由于CMP工艺研磨HDP氧化层时是通过时间来控制，所以CMP处理之后的HDP残余膜厚的波动很大(见图1，其中Poly1为第一层多晶硅)。另外，由于CMP工艺的研磨速率在硅片面内不同位置和硅片间存在差异，这也导致了CMP工艺之后的HDP氧化膜残余厚度的均一性很差。

发明内容

本发明要解决的技术问题是提供改善双层栅MOS结构的中间氧化层厚度均匀性的方法，其能较好的控制中间氧化层的厚度均匀性。

为解决上述技术问题，本发明的改善双层栅MOS结构的中间氧化层厚度均匀性的方法，包括如下步骤：

步骤一，在衬底上淀积介质层，所述介质层从下到上依次为下层氧化硅层、氮化硅层和上层氧化硅层；

步骤二，利用光刻定义出沟槽的位置，之后刻蚀所述衬底形成沟槽，并在沟槽内壁生长氧化硅层；

步骤三，第一层多晶硅淀积，填充所述沟槽，之后回刻所述第一层多晶硅形成第一层多晶硅栅；

步骤四，采用HDP工艺淀积HDP氧化硅层以填充沟槽；

步骤五，采用CMP工艺研磨所述HDP氧化硅层，停止在所述氮化硅层上，接着去除所述氮化硅层；

步骤六，HDP氧化硅层回刻，形成双层栅之间的中间氧化层。

在本发明的方法中，采用氮化硅层作为HDP氧化硅层CMP研磨时的刻蚀停止层，因此极大提高了剩余HDP氧化硅层的厚度均匀性。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1为现有的双层栅MOS结构截面示意图；

图2为本发明的方法流程示意图；

图3为采用本发明的方法中刻蚀形成部分沟槽后的结构示意图；

图4为采用本发明的方法中沟槽内壁形成氮化硅层后的结构示意图；

图5为采用本发明的方法中形成氮化硅侧墙后的结构示意图；

图6为采用本发明的方法中在完成沟槽内生成氧化硅后的结构示意图；

图7为采用本发明的方法中氮化硅侧墙去除后的结构示意图；

图8为采用本发明的方法中第一层多晶硅栅形成后的结构示意图；

图9为采用本发明的方法中HDP氧化硅层CMP研磨后的结构示意图；

图10为采用本发明的方法中形成中间氧化层后的结构示意图；

图11为采用本发明的方法中第二层多晶硅栅形成后的结构示意图。

具体实施方式

本发明的改善双层栅MOS结构的中间氧化层厚度均匀性的方法，参见图2的流程图，在下面进行详细说明。

先在衬底上淀积介质层。衬底通常为硅片。介质层从下到上依次为下层氧化硅层、氮化硅层和上层氧化硅层。其中上层氧化硅层为保护氮化硅层不被去掉，而氮化硅层作为CMP研磨的刻蚀阻挡层。下层氧化硅层可采用热氧氧化工艺来生成。氮化硅层可采用常规的工艺来生成。上层氮化硅层可采用化学气相淀积法。上层氧化硅层的厚度范围：1000～10000埃，氮化硅层的厚度范围1000～2000埃，下层氧化硅层的厚度范围200～1000埃。

在一个具体实例中，上层氧化硅层的厚度为250埃，氮化硅层的厚度为1500埃，下层氧化硅层的厚度为10000埃。