[发明专利]存储器件

说明书

相关申请的交叉引用

本申请要求2010年7月15日提交的韩国专利申请No.10-2010-0068257的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性的实施例涉及一种制造半导体器件的技术，更具体而言，涉及一种存储器件。

背景技术

现在已经开展研究来开发能够替代动态随机存取存储器(DRAM)和快闪存储器的下一代存储器件。所述下一代存储器件包括相变随机存取存储器(PRAM)、磁性RAM(MRAM)、自旋转移力矩RAM(STTRAM)、电阻式RAM(ReRAM)。上述下一代存储器件是一种基于电阻的变化来储存数据的存储器件。它们具有简单的结构以及良好的感测电流。

图1是示出现有的存储器件的平面图。

参见图1，存储器件包括存储单元100、第一驱动单元101和第二驱动单元102。存储单元100包括相互交叉的多个第一导线11和第二导线12，以及插入在它们之间的可变电阻单元(未示出)。存储器单元C1和C2被设置在第一导线11与第二导线12之间的交叉点上。第一驱动单元101控制第一导线11的电压/电流，并且包括将多个第一导线11与第一驱动单元101耦合的多个第一接触13，而第二驱动单元102控制第二导线12的电压/电流，并且包括将多个第二导线12与第二驱动单元102耦合的多个第二接触14。

第一驱动单元101和第二驱动单元102分别包括多个晶体管T，并且每个晶体管T包括栅极15以及设置在栅极15两侧的结区16。在此，所述多个第一接触13和多个第二接触14分别在存储单元100与栅极15之间与结区16耦合，并且栅极15与所述多个第一接触13之间的间隙和栅极15与所述多个第二接触14之间的间隙相同。另外，与所述多个第一接触13和所述多个第二接触14耦合的结区16的面积均相同。

然而，具备上述结构的存储器件具有如下的特征：在感测和编程的过程中可能产生的根据存储单元100内的位置的电阻差可能会使数据的准确性劣化。

更具体而言，在存储单元100中第一存储器单元C1设置在离第一驱动单元101和第二驱动单元102最近的位置。在存储单元100中第二存储器单元C2设置在离第一驱动单元101和第二驱动单元102最远的位置。在此，考虑第一存储器单元C1和第二存储器单元C2与第一驱动单元101和第二驱动单元102之间的线电阻，第一存储器单元C1具有最小的线电阻，而第二存储器单元具有最大的线电阻。如上所述，当根据第一存储器单元C1和第二存储器单元C2被设置的位置而产生线电阻差，并且插入在第一导线11与第二导线12之间的可变电阻单元的电阻并非远大于线电阻时，存储单元100的氧饱和量可能会增加。

在此，为了解决这样的由根据存储单元100内的位置的电阻差所导致的特征，提出了各种方法。所述方法包括减小存储单元100的尺寸的方法、减小第一导线11和第二导线12的电阻的方法、以及增加可变电阻单元的电阻的方法。然而，上述方法可能会导致芯片尺寸增加、使制造工艺和生产成本复杂化、并且降低存储器单元的导通/关断比。

发明内容

本发明的一个实施例针对可以使根据存储单元内的位置的电阻差减小的存储器件。

根据本发明的一个示例性的实施例，一种存储器件包括：存储单元，所述存储单元包括多个第一导线以及与第一导线交叉的多个第二导线；以及驱动单元模块，所述驱动单元模块经由多个接触中的相应接触而与所述多个第一导线耦合，并且经由所述多个接触中的相应接触而与所述多个第二导线耦合，其中随着第一导线沿着第二导线延伸的方向变得越来越远离驱动单元模块，第一导线的各个接触具有越来越低的电阻值。

根据本发明的另一个示例性的实施例，一种存储器件包括：存储单元，所述存储单元包括多个第一导线以及与第一导线交叉的多个第二导线；第一驱动单元，所述第一驱动单元包括与所述个第一导线相对应的多个晶体管；第二驱动单元，所述第二驱动单元包括分别与所述多个第二导线相对应的多个晶体管；以及多个接触，所述多个接触将所述多个第一导线与所述多个晶体管中相应晶体管的结区耦合，并且将所述多个第二导线与所述多个晶体管中相应晶体管的结区耦合，其中随着第一导线沿着第二导线延伸的方向变得越来越远离第二驱动单元，第一导线的相应接触具有越来越低的电阻值。

附图说明

图1是示出现有的存储器件的平面图。

图2是示出根据本发明的一个实施例的存储器件的平面图。

图3A至图3C是图2所示的存储器件沿线A-A’至I-I’截取的剖面图。