[发明专利]具有使用掩埋金属互连的垂直高端PMOS和垂直低端NMOS的单片输出级、结构和方法

说明书

相关申请的交叉引用 

本申请要求2010年1月15日提交的美国临时专利序列号61/295,270的优先权，其全部通过引用的方式并入本文中。 

技术领域

本发明涉及半导体器件的领域，更具体地，本发明涉及功率转换和控制结构与它们的形成方法。

背景技术

在多种电容中使用提供功率转换器功能的半导体器件，例如使用DC/DC(DC-DC)转换器改变DC功率。例如，来自一个或多个电池的输入DC功率可被转换以提供在可以高于或低于输入DC电压的电压下的一种或多种功率输出。使用集成电路(IC’s)进行功率转换功能通常需要电耦接输入电压(V_IN)的DC高端晶体管、电耦接地面的DC低端晶体管、和控制电路。在同步降压器件(即同步降压或“synch降压”转换器)中，例如通过交替启动高端器件和低端器件来进行功率转换以降低电压，并且利用通过器件具有高效率和低功率损耗的控制器电路来进行转化和控制功能。

需要可以在高功率密度下(例如，在小空间中高电压和高电流)运行的功率转换器电路，特别是这样的器件，该期间可以以合理成本高效转换功率，同时在印刷电路板或其他接收衬底上使器件所要求的空间最小化。使用高功率密度的一个挑战是输出电路系统的尺寸随着转换器的电压和电流额定值的增加而增加，因为功率晶体管要求更大的间隔以在高电压下运行。已经使用了不同实施方式的控制器电路、高端器件和低端器件，它们 均具有各自的优点和缺点。

如图1中所示，共封装器件10可包括一个半导体管芯12上的控制电路系统以提供控制器IC、第二管芯14上的高端器件、和第三管芯16上的低端器件。图1器件的代表性电路示意图示于图2中，其也示出控制器电路12、连接VIN引脚分配并且在器件运行过程中适于电耦接V_IN的高端MOSFET 14、和连接功率地面(P_GND)引脚分配并且在器件运行过程中适于电耦接P_GND的低端MOSFET 16。器件可具有标准封装引脚分配和引脚分布，例如所示的那些。在隔离管芯上形成控制器、低端和高端器件可具有在控制器IC上的互连寄生的问题，其可对器件性能造成不良的影响。这可源自焊线中固有的寄生电感、电磁干扰(EMI)、振荡(ringing)、效率损耗等。更高质量的连接，例如铜板(或夹)焊接或带式焊接，可用于减少寄生，但这增加装配成本。此外，共封装标准垂直MOSFET可导致电路的寄生电感串联输出节点。由寄生电感引起的问题在本领域中广泛建立。尽管电容器可连接输出端子(例如输入(V_IN)和地面)以补偿连接这些的节点的电感的不良影响，但是内部寄生电感不能通过这种技术来补偿，因为内部节点无法在外部封装位置处获得。

此外，含有三个隔离管芯的封装具有较高的制造成本，例如由于较多数量的管芯附接步骤(在该例子中三个管芯)，和要求另外的间隔以在相邻管芯之间分隔，从而允许管芯附接焊缝、管芯放置宽容度、和管芯旋转宽容度，这降低可以获得的功率密度。为了降低相邻管芯之间的电气干扰和实现期望器件的互连，各管芯放置在隔离管芯焊盘上。

共封装器件的例子包括具有共封装高端MOSFET和外部肖特基二极管的非-synch降压、具有共封装高端和低端MOSFET的非-synch降压、具有共封装高端和低端MOSFET的同步降压、具有共封装MOSFET(同步升压)的升压转换器、和具有共封装MOSFET和肖特基二极管的升压转换器。

离散器件还可隔离安装到印刷电路板。在该方案中，含有控制器电路的第一封装管芯结合使用含有高端MOSFET的第二封装管芯和含有低端MOSFET的第三封装。三个封装安装在印刷电路板上。然而，这可增加封装成本，因为必须制造和处理的管芯和隔离封装的数量至少是三倍，并且在印刷电路板上使用的区域也增加，这导致电路板尺寸增加。

存在这样的功率转换器，其高端和低端应用都使用N-沟道MOSFET。这要求使用复杂设计用于控制器和/或栅极驱动集成电路。

需要其中器件加工成本和器件占位面积降低的功率转换器，同时提供具有足够器件电气特性和低寄生电感与电容的功率转换器器件。

发明内容