[发明专利]一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法

权利要求书

1.一种应用于FFT/IFFT的基4蝶形单元电路，FFT/IFFT单元向基4蝶形单元电路提供输入使能信号、4路输入数据A、B、C、D以及旋转因子，其特征是基4蝶形单元电路包括一个加模块(801)，一个乘模块(803)和一个控制模块(802)，一路输入数据A直接提供给加模块(801)，其余输入数据B、C、D和旋转因子输入乘模块(803)，乘模块(803)的运算结果提供给中间寄存器组(813)，再输出至加模块(801)，控制模块输出控制信号至加模块(801)，并在完成加/减法运算完成时输出使能信号至FFT/IFFT单元，加模块(801)输出最终运算结果，乘模块(803)还输出乘运算已完成信号至FFT/IFFT单元、加模块(801)、控制模块(802)和中间寄存器组(813)，其中加模块(801)包括第一至第四4个数据选择器、第一加寄存器组(804)、第二加寄存器组(805)和加/减法器组(810)，控制模块(802)分别输出控制信号至各个数据选择器、加寄存器组和加/减法器组，中间寄存器组(813)输出至第一数据选择器(806)，输入数据A提供给第一加寄存器组(804)，再进入第二数据选择器(807)，第二加寄存器组(805)输出至第三数据选择器(808)，第一数据选择器(806)、第二数据选择器(807)和第三数据选择器(808)的输出共同输入至第四数据选择器(809)，第四数据选择器(809)输出至加/减法器组(810)，加/减法器组(810)由2个加/减法器组成，分别输出加/减运算结果的实部和虚部，其运算结果还返回给第一加寄存器组(804)和第二加寄存器组(805)。

2.根据权利要求1所述的一种应用于FFT/IFFT的基4蝶形单元电路，其特征是第一数据选择器(806)由4个3选1选择器构成，第二数据选择器(807)由4个2选1选择器构成，第三数据选择器(808)由4个4选1选择器构成，第四数据选择器(809)由4个3选1选择器构成。

3.权利要求1或2所述的应用于FFT/IFFT的基4蝶形单元电路的处理方法，其特征是控制模块(802)通过计数器计数的方式产生加模块(801)中各个数据选择器的控制信号、加/减法器组的运算符和各个加寄存器组的使能信号，控制加模块(801)中加/减法器的操作数选择、操作符选择和运算结果的保存，并产生输出使能；加模块(801)在控制模块(802)的控制下，对乘模块(803)运算结果执行加/减法运算，利用2个加/减法器完成基4蝶形运算的全部加/减法运算，得到最终运算结果；乘模块(803)对输入数据B、C、D进行并行的实数乘法运算；当乘模块(803)的乘运算完成信号有效时，控制模块(802)开始工作，控制模块(802)内部的计数器启动计数，根据计数器的计数值产生加模块(801)需要的控制信号：

当计数值为0～2时，控制信号控制第四数据选择器(809)选通第一数据选择器(806)，控制第一数据选择器(806)选择待运算数据，控制加/减法器组(810)执行加法运算或减法运算，使能第一加寄存器组(804)寄存加/减法器组(810)的运算结果；

当计数值为3～6时，控制信号控制第四数据选择器(809)选通第二数据选择器(807)，控制第二数据选择器(807)选择待运算数据，控制加/减法器组(810)执行加法运算或减法运算，使能第二加寄存器组(805)寄存加/减法器组(810)的运算结果；当计数值为7～10时，控制信号控制第四数据选择器(809)选通第三数据选择器(808)，控制第三数据选择器(808)选择待运算数据，控制加/减法器组(810)执行加法运算或减法运算，使输出使能有效。