[发明专利]异质结双极晶体管的形成方法及其异质结双极晶体管

说明书

技术领域

本发明主要涉及异质结双极晶体管，尤其涉及一种在集成异质结双极晶体管与互补金属半导体(BiCMOS)工艺中形成带有抬高非本征基区的异质结双极晶体管。

背景技术

异质结双极晶体管(HBT，Heterojunction Bipolor Transistar)是指发射区、基区和收集区由禁带宽度不同的材料制成的晶体管。异质结双极晶体管与传统的双极晶体管不同，前者的发射极材料不同于衬底材料，而后者的整个材料是一样的，因而称为异质结器件。

异质结双极晶体管的结构特点是具有宽禁带宽度的发射极，大大提高了发射结的载流子注入效率。异质结双极晶体管的功率密度高，相位噪声低，线性度好，单电源工作，特别适合在低相位噪声振荡器、高效率功率放大器、宽带放大器中应用。

由于SiGe工艺克服了GaAs工艺复杂、成本高的缺点，具有与体Si工艺良好兼容性而逐渐受到重视，因此将高质量的SiGe基区材料与传统的双极型器件结构结合，SiGe异质结双极晶体就称为近年来人们十分重视的器件。在现有的SiGe异质结双极晶体管中，发射极由硅(Si)形成，而基区由硅-锗合金(SiGe)构成。SiGe的禁带宽度要大于Si。外延基区晶体管结构(ETX)是最常用的一种结构。该结构是单多晶硅自对准结构的改进。

随着半导体技术的演进，业界提出了双极-CMOS集成电路(BiCMOS)。BiCMOS工艺系一种兼容工艺，是在已有的先进CMOS工艺中嵌入双极器件工艺而形成。

而在BiCMOS工艺中，业界最瞩目的工艺就是将SiGe异质结双极晶体与CMOS工艺结合，形成SiGe BiCMOS器件。目前，SiGe BiCMOS集成工艺主要采用嵌入式，即，以标准CMOS工艺为基本框架，在其中插入相关的SiGe HBT工艺模块，完成BiCMOS工艺整合。将双极工艺和CMOS工艺兼容，在同一芯片上以一定的电路形式将双极型电路和CMOS电路集成在一起，兼有高密度、低功耗和高速大驱动能力等特点。

由于SiGe BiCMOS将异质结双极晶体管与标准的CMOS集成在一起，即所谓的“片上系统”，因此可极大地降低成本。对于高性能的生成SiGe/Si异质结双极晶体管而言，现有的减小基区电阻的方法是通过在非本征基区上植入离子。然而，这种离子注入却会导致发射区窗口下的本征区域的蹦增强扩散严重，从而引起基区变宽，掺杂改变，并因此降低器件的f_T和f_max等参数。图1示出了，

为了防止植入损害，通过在现有SiGe非本征区层之上形成额外的多晶硅层而形成所谓的抬高非本征基区。现有技术中，主要采用选择外延法和化学机械抛光法来达成抬高非本征基区。

然而，现有的方法结构复杂，成本较高。因此，需要一种改进的方法来制造带有抬高非本征基区的异质结双极晶体管

发明内容

有鉴于现有技术中制造方法复杂、成本较高这一缺陷，本发明所要解决的技术问题是提供一种改进的异质结双极晶体管制造方法及其异质结双极晶体管。

根据本发明的一个方面，提供了一种形成带抬高非本征基区的异质结双极晶体管的方法，包括如下步骤：(a)在P型衬底上形成N+注入区以作为集电区；(b)在所述衬底的表面形成异质外延层以作为本征基区；(c)在所述本征基区上形成N+注入区域以作为发射区；(d)在所述发射区的两侧形成多晶硅栅；(e)在所述多晶硅栅上形成所述异质外延层以作为抬高的非本征基区。

一些实施例中，步骤(a)包括首先在所述衬底上形成N阱，并且在所述N阱中形成所述N+注入区。

一些实施例中，所述第一异质外延层和第二异质外延层均为SiGe外延层。

一些实施例中，所述在所述衬底中形成N注入区，并且所述SiGe外延层形成在所述N注入区之上。

一些实施例中，所述衬底上形成浅沟槽隔离区以对所述N阱与所述N+区域进行隔离，并且所述SiGe外延层形成在所述浅沟槽隔离区之上。

一些实施例中，通过在所述浅沟槽隔离区上设置栅极掩模而形成所述多晶硅栅。

根据本发明的另一个方面，提供了一种带有抬高非本征基区的异质结双极晶体管，包括形成在衬底上的集电区、基区和发射区，其中所述基区包括形成在所述发射区之下的本征基区，以及所述发射极两侧的非本征基区，并且其中所述非本征基区形成在所述发射区两侧的多晶硅栅之上。

一些实施例中，所述集电区为N+注入区，并且所述N+注入区形成在所述衬底上的N阱中。

一些实施例中，所述基区由SiGe外延层形成。