[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明一般地涉及半导体制造技术领域，更具体地涉及包含一种半导体结构及其制造方法。

背景技术

集成电路技术的一个重要发展方向是按比例缩小金属氧化物半导体场效应晶体管(MOSFET)的尺寸，以提高集成度和降低制造成本。然而，随着MOSFET尺寸的减小会产生短沟道效应。

众所周知的是，利用超陡后退阱(SSRW)，可以减小耗尽层的厚度，从而抑制短沟道效应。超陡后退阱是位于用于承载器件的半导体层的表面以下一定深度的离子注入区。

超陡后退阱通常在形成栅极和源/漏区之前形成，且除了沟道区以外，所述超陡后退阱还存在于用以形成源/漏区的区域，因此，超陡后退阱中的掺杂剂会影响源/漏区的掺杂类型(如掺杂浓度)，从而难以获得更薄的耗尽层，进而难以获得更陡峭的突变结，即利用超陡后退阱减小短沟道效应的效果有限。

发明内容

本发明的目的是提供一种半导体结构及其制造方法，利于减少发生短沟道效应的可能性。

根据本发明的一方面，提供一种半导体结构，包括：

栅叠层，所述栅叠层形成于半导体衬底上；

超陡后退岛，所述超陡后退岛嵌于所述半导体衬底中且与所述栅叠层自对准；

补偿注入区，所述补偿注入区嵌于所述超陡后退岛中，所述补偿注入区的掺杂类型与所述超陡后退岛的掺杂类型相反。

采用本发明提供的方案，通过提供与所述栅叠层自对准的超陡后退岛(RRSI)，换言之，使提供超陡后退岛的掺杂剂只形成于器件的沟道区，而未形成于器件的源/漏区，利于减小所述掺杂剂对源/漏区的掺杂类型的影响，从而利于获得更薄的耗尽层，进而利于获得更陡峭的突变结，利于利用超陡后退岛进一步减小发生短沟道效应的可能性；通过在所述超陡后退岛中嵌入所述补偿注入区，且使所述补偿注入区的掺杂类型与所述超陡后退岛的掺杂类型相反，利于利用所述补偿注入区调节所述超陡后退岛的掺杂情况(如使所述超陡后退岛中与所述补偿注入区的重合部分的掺杂浓度降低)，利于灵活调节器件的阈值电压。

根据本发明的另一方面，提供一种半导体结构的制造方法，包括：

在半导体衬底上形成假栅、侧墙和绝缘层，所述侧墙环绕所述假栅，所述绝缘层接于所述侧墙且暴露所述假栅；

去除所述假栅，以形成开口；

经由所述开口注入第一掺杂剂，以在所述半导体衬底中形成超陡后退岛；

在所述开口中形成辅助介质层，所述辅助介质层至少覆盖所述开口的侧壁；

经由其中形成有所述辅助介质层的所述开口注入第二掺杂剂，所述第二掺杂剂与所述第一掺杂剂掺杂类型相反，其中，所述辅助介质层覆盖所述开口的侧壁而暴露所述开口的底壁时，所述第二掺杂剂在所述半导体衬底中形成第一补偿注入区；所述辅助介质层覆盖所述开口的侧壁和底壁时，所述第二掺杂剂被所述辅助介质层阻挡或在所述超陡后退岛中形成第二补偿注入区，所述第二补偿注入区的掺杂浓度小于所述第一补偿注入区的掺杂浓度。

按照本发明提供的方法，在形成开口后，经由所述开口注入第一掺杂剂，即，以自对准的方式形成超陡后退岛(RRSI)，换言之，所述第一掺杂剂只形成于器件的沟道区，而未形成于器件的源/漏区，利于减小所述第一掺杂剂对源/漏区的掺杂类型的影响，从而利于获得更薄的耗尽层，进而利于获得更陡峭的突变结，利于利用超陡后退岛进一步减小发生短沟道效应的可能性；通过在所述开口中进一步形成至少覆盖所述开口的侧壁的所述辅助介质层，再经由其中形成有所述辅助介质层的所述开口注入与所述第一掺杂剂掺杂类型相反的第二掺杂剂，以形成补偿注入区，利于利用所述补偿注入区调节所述超陡后退岛的掺杂情况(如，在所述辅助介质层覆盖所述开口的侧壁而暴露所述开口的底壁时，形成的第一补偿注入区使所述超陡后退岛中与其中形成有所述辅助介质层的所述开口自对准的部分的掺杂浓度降低；而在所述辅助介质层覆盖所述开口的侧壁和底壁时，所述超陡后退岛的掺杂情况可以不变，也可以由于形成第二补偿注入区，而使所述超陡后退岛的掺杂浓度降低，只是降低的程度与暴露底壁时相比较轻)，利于灵活调节器件的阈值电压。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至10示意性地示出了根据本发明提供的半导体结构的制造方法实施例中在不同阶段形成的各种中间结构的剖示图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。