[发明专利]半导体装置的制造方法有效

专利信息
申请号: 201110007830.3 申请日: 2011-01-14
公开(公告)号: CN102593012A 公开(公告)日: 2012-07-18
发明(设计)人: 青木秀夫;福田昌利;泽田佳奈子;小盐康弘 申请(专利权)人: 株式会社东芝
主分类号: H01L21/50 分类号: H01L21/50;H01L21/60;B23K1/00
代理公司: 永新专利商标代理有限公司 72002 代理人: 陈建全
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 装置 制造 方法
【说明书】:

技术领域

本发明总的来说涉及半导体装置的制造方法及半导体装置。

背景技术

为了应对半导体芯片的多引脚化、细间距化、信号速度的高速化,一直使用采用倒装片连接作为布线及连接长度短的组装方式的半导体装置。在作为半导体芯片间的连接或半导体芯片和硅内插板(Interposer)的连接采用倒装片连接时,在上下的芯片(半导体芯片或硅内插板)的电极端子上分别形成焊料凸块,在使这些焊料凸块相面对地对位层叠后,通过将焊料凸块加热熔化来进行连接。

通常,为了除去焊料凸块表面的氧化膜,采用以下所示的工序。首先,在将助焊剂涂布在焊料凸块的表面上后,使上下的芯片对位层叠。接着,在用回流炉使焊料凸块加热熔化而连接后,将助焊剂洗涤除去。可是,如果想在将上下的芯片间连接后除去助焊剂(flux),则伴随着焊料凸块本身的微小化或形成间距的微细化而难以完全将助焊剂洗涤除去。因此,助焊剂的残渣成为问题。助焊剂残渣成为填充在芯片间的封装剂发生空隙或剥离的原因。

日本专利第3194553号中记载了一种方法,该方法是在用助焊剂将形成于半导体芯片的电极上的焊料凸块表面上的氧化膜除去,再将助焊剂通过洗涤除去后,一边调节高度一边将焊料凸块压接地临时固定在电路基板的电极上,以此状态使焊料凸块熔化来进行连接。可是,凸块表面的氧化膜在常温下,即使在大气中也生长,因此即使预先将凸块表面的氧化膜除去,也有可能在临时固定焊料凸块时在其表面生长氧化膜。如果这样的氧化膜被夹在临时固定(压接)时的界面中,则在焊料凸块熔化时氧化膜残留在凸块内,成为发生空隙或连接不良的原因。

日本特开2001-244283号公报中记载了一种方法,该方法是将具有焊料凸块的半导体芯片以搭载在布线基板上的状态配置在含有羧酸气体的减压气氛中,在该气氛中使焊料凸块加热熔化,从而除去形成于焊料凸块或布线的表面上的氧化膜,同时连接半导体芯片和布线基板。为了提高半导体芯片和布线基板的位置精度,需要将焊料凸块临时固定在布线基板上。在这种情况下,难以用羧酸气体将夹在焊料凸块和布线基板的界面的氧化膜除去,成为发生焊料凸块的空隙或连接不良的原因。

日本特开2008-041980号公报中记载了一种方法,该方法是将具有焊料凸块的半导体芯片和中间基板以对置配置的状态设置在真空室内,在向真空室内导入氢自由基而将凸块表面的氧化膜除去后,使焊料凸块熔化来进行连接。该方法由于在真空室内实施从焊料凸块表面的氧化膜的除去到焊料凸块的熔化的工序,因此不能避免半导体装置的制造成本的上升。另外,由于不能采用以往的利用倒装片连接进行对位,因而采用由焊料构成的衬垫进行对位,结果导致成本的上升或设计的制约。

发明内容

本发明的目的是提供一种半导体装置的制造方法,其能够维持焊料凸块彼此之间的对位精度和连接性,同时在不使用助焊剂的情况下对由焊料凸块表面的氧化物所引起的空隙和连接不良的发生进行有效抑制。

本发明的第一方面的半导体装置的制造方法的特征在于,具备以下工序:使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的第1工序;加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,使所述第1焊料凸块和所述第2焊料凸块熔化而进行临时连接,然后进行冷却的第2工序;和将所述第1焊料凸块和所述第2焊料凸块的临时连接体在还原性气氛中加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,将存在于所述临时连接体的表面上的氧化膜除去,同时使所述临时连接体熔化从而进行正式连接的第3工序。

本发明的第二方面的半导体装置的制造方法的特征在于,具备以下工序:使设在第1基板上的第1焊料凸块和设在第2基板上的第2焊料凸块对位并接触的第1工序;对所述第1焊料凸块和所述第2焊料凸块施加超声波能量,将所述第1焊料凸块和所述第2焊料凸块进行临时连接的第2工序;和将所述第1焊料凸块和所述第2焊料凸块的临时连接体在还原性气氛中加热至所述第1焊料凸块和所述第2焊料凸块的熔点以上的温度,将存在于所述临时连接体表面上的氧化膜除去,同时使所述临时连接体熔化从而进行正式连接的第3工序。

根据本发明的半导体装置的制造方法,其能够维持焊料凸块彼此之间的对位精度和连接性,同时在不使用助焊剂的情况下对由焊料凸块表面的氧化物所引起的空隙和连接不良的发生进行有效抑制。

附图说明

图1是显示第1实施方式的半导体装置的制造方法中的第1焊料凸块和第2焊料凸块的对位工序的图示。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110007830.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top