[发明专利]电位转换电路

说明书

技术领域

本发明涉及电位转换电路(Level Shifter)，特别是涉及一种可以正确、快速、且不占面积的电位转换电路。。

背景技术

在现代集成电路中，核心逻辑单元与输入/输出单元通常使用两种不同电平的电源。

以0.13um工艺为例，核心逻辑单元通常是以1.2伏特的电源供电，而输入/输出单元则是以3.3伏特的电源供电。由于核心逻辑单元内的信号是操作在一第一电位区间(例如，0～1.2伏特)、而输入/输出单元内的信号是操作在一第二电位区间(例如，0～3.3伏特)，不同单元间通常需要电位转换电路(level shifter)，以确保信号以正确逻辑传递。

图1为一种传统的电位转换电路。电位转换器100包括两个反相器Inv1与Inv2、一差动输入对102以及一交错耦接晶体管对104。输入信号IN操作于一第一电位区间。反相器Inv1以及Inv2由决定该第一电位区间的一第一电源VDD供电，并产生信号INb以及IN’输入该差动输入对102。如图1所示，该差动输入对102以及该交错耦接晶体管对104由一第二电源VCC供电，所产生的输出信号OUT工作于该第二电源VCC所决定的一第二电位区间。总结之，电位转换电路100将第一电位区间内操作的输入信号IN转换成第二电位区间内操作的输出信号OUT，可应用在上述核心逻辑单元以及输入/输出单元之间，进行信号的电位平移。

然而，传统电位转换电路100需要同时使用前一级电路的电源(即第一电源VDD)以及后一级电路的电源(即第二电源VCC)，且所采用的各个晶体管也必须根据其供电电源而有不同的栅极厚度设计。因此，在设计上相当复杂。此外，传统电位转换电路100所采用的是正回授(positive feedback)设计；差动输入对102以及交错耦接晶体管对104的动作相当缓慢。因此，输出信号OUT与输入信号IN之间存在有不容忽视的延迟量。另外，差动输入对102以及交错耦接晶体管对104的尺寸差别常会使输出信号OUT的上升转态时间(rising time)以及下降转态时间(falling time)存在有一可观差距。

因此，本技术领域亟需一种可以正确、快速、且不占面积的电位转换电路。

发明内容

本发明揭示一种电位转换电路，用以将于一第一电位区间内变化的一输入信号转换成在一第二电位区间内变化的一输出信号。

根据本发明的一种实施方式所实现的电位转换电路所采用的是一漏电流阻绝电路。该漏电流阻绝电路以输入端耦接该输入信号且以输出端耦接该输出信号。漏电流阻绝电路包括多级P沟道晶体管以及一N沟道晶体管。每一级P沟道晶体管的源极耦接下一级P沟道晶体管的栅极。第一级P沟道晶体管的栅极耦接该输入信号。最后一级P沟道晶体管的源极耦接一电源，且漏极耦接该漏电流阻绝电路的该输出端。N沟道晶体管以栅极耦接该输入信号、源极耦接一低电平电位、且以漏极耦接该漏电流阻绝电路的输出端。

根据本发明的另一种实施方式所实现的电位转换电路包括有一第一P沟道晶体管、一第二P沟道晶体管以及一第一N沟道晶体管。该第一P沟道晶体管具有一栅极耦接该输入信号、一漏极耦接一低电平电位、以及一源极。该第二P沟道晶体管具有一栅极耦接该第一P沟道晶体管的上述源极、一源极耦接一电源、以及一漏极。该N沟道晶体管具有一栅极耦接该输入信号、一漏极耦接该第二P沟道晶体管的上述漏极、以及一源极耦接该低电平电位。该第二P沟道晶体管的上述漏极以及该N沟道晶体管的上述漏极耦接该输出信号。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。

附图说明

图1图解一种传统的电位转换电路；

图2图解根据本发明一种实施方式所实现的一电位转换电路；以及

图3图解根据本发明一种实施方式所实现的一电位转换电路。

附图符号说明

100～电位转换电路；

102～差动输入对；

104～交错耦接晶体管对；

200～电位转换电路；

202～漏电流阻绝电路；

204～反相器；

300～电位转换电路；

302～漏电流阻绝电路；

304～反相器；

Inv1、Inv2～反相器；

IN～输入信号；

INb、IN’～信号；

N1～N沟道晶体管；

O1～中继信号；

OUT～输出信号；

P1、P2、P3～P沟道晶体管；

VCC～第二电源；