[发明专利]切换无毛刺的时钟分频电路

说明书

技术领域

本发明涉及数字电路领域，特别是涉及一种切换无毛刺的时钟分频电路。

背景技术

在芯片设计中，时钟信号是最关键的信号之一。出于各种目的，比如增强性能，降低功耗等等，经常需要对时钟的频率进行动态调整。为此，在实际应用过程中，需要设计各种各样的时钟分频电路。对于数字电路而言，时钟信号必须保证在切换时没有毛刺产生，否则很有可能引入时序问题，最终会导致数字电路逻辑错误。

时钟分频电路有很多种。有些电路无法保证没有毛刺产生，切换之后需要进行复位，流程控制复杂，而且很有局限性。有些电路为了保证没有毛刺，电路复杂，使得电路的面积很大。

发明内容

本发明要解决的技术问题是提供一种切换无毛刺的时钟分频电路，能够保证切换时没有毛刺产生，同时电路结构简单，实现的电路面积小且速度快。

为解决上述技术问题，本发明的切换无毛刺的时钟分频电路，包括：

一预分频电路，每隔设定的多个输入时钟周期，产生一个脉冲信号；

与所述预分频电路的输出端相连接的二分频器，每检测到一个脉冲信号，输出翻转一次。

本发明的时钟分频电路由预分频电路和一个二分频器连接而成，电路结构简单，面积小，速度快；该时钟分频电路在输出的时钟脉冲信号频率变换时，不会引入任何毛刺。

采用本发明能够根据实际的要求选择不同的预分频电路，可以适用不同的场合，比如，分频范围比较大，频率非常高，时钟脉冲信号占空比可变等等；从而可以适用很广的应用范围。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是时钟分频电路结构框图；

图2是图1中的预分频电路一实施例结构框图；

图3是图2中的脉冲发生器一实施例结构框图；

图4是同时支持多种分频的时钟分频器电路结构框图；

图5是分频系数切换时的波形图；

图6是占空比为40％的5分频电路结构框图；

图7是图2中的脉冲发生器另一实施例结构框图；

图8是同时支持4分频和8分频的时钟分频器电路结构框图。

具体实施方式

参见图1所示，在一实施例中，所述切换无毛刺的时钟分频电路由一个预分频电路和一个二分频器连接而成。预分频电路每隔设定的多个时钟周期，产生一个脉冲信号，与其输出端相连接的二分频器每检测到一个脉冲信号，就翻转一次，即进行二分频。

图2是所述预分频电路的一实施例结构框图。所述预分频电路的核心是一个可控的脉冲发生器，其一输入端与分频系数模块相连接，另一输入端输入时钟信号。所述分频系数模块载入种子值(或者说初始值，不同的种子值对应不同的分频系数)。脉冲发生器受输入时钟信号控制，根据载入的种子值，每隔一定的输入时钟信号个数，就产生一个脉冲信号。

脉冲发生器根据载入的不同种子值，将发出的不同间隔的脉冲信号，从而可以对输入时钟信号实现不同的分频；因此，通过改变载入的种子值，进而控制分频系数，调整脉冲发生器输出的脉冲信号间隔(即频率)，最终通过二分频器达到调整分频的目的。

最重要的是，所述脉冲发生器输出的脉冲信号既是后面二分频器的激励信号，也是脉冲发生器的载入端的控制信号，即控制脉冲发生器何时载入种子值，只有按照原有的分频系数产生完整的时钟脉冲信号之时，才会使新的种子值对应的分频系数由分频系数模块输入给脉冲发生器，这样可以达到切换时无毛刺的目的。这是因为：

首先，分频系数切换时，种子值立刻发生变化，但是脉冲发生器本身并不会立刻载入新的种子值。因此，产生出来的时钟信号保持原来时钟脉冲信号(切换前)宽度，可以避免产生过短的时钟脉冲信号，而引入毛刺。

其次，脉冲信号产生时，新的种子值载入。脉冲发生器以此为起点，按照新的分频系数产生完整的时钟脉冲信号，从而避免了产生过短的时钟脉冲信号。

由于预分频电路的不同，本发明的时钟分频电路可以满足不同的应用需求，下面就是几个具体的实例。

实施例1，如图3所示，脉冲发生器由计数器和比较器构成。

这种预分频电路包括一分频系数模块、一计数器、一比较器(脉冲信号发生器)。

分频系数模块的输入端载入种子值。

计数器的一输入端与分频系数模块相连接，输入分频系数模块输出的分频系数。

比较器的输入端与计数器的输出端相连接，比较器的输出端与计数器的载入端相连接。