[发明专利]电压切换电路、集成器件和集成电路、以及电压切换的方法

说明书

描述

技术领域

本发明涉及电压切换电路、集成器件和集成电路、以及一种电压切换的方法。

背景技术

由于成本原因，选择混合信号集成电路（IC）的半导体技术通常支持低电压（LV）、源自致密的主流数字半导体技术的双栅氧（DGO）处理技术。

像所有电气和电子部件一样，在不遭受损害的情况下，DGO MOS（金属氧化物半导体）晶体管能够处理的电压量是有限制的。特别是，针对跨其栅氧化层和跨其沟道区域上的最大允许电压来定额DGOMOS晶体管。这产生了技术电压最大评定等级，在IC技术手册中通常被分别称作VGSmax和VDSmax。

例如，Hinsui台湾的台湾半导体制造有限公司使用的0.18um混合信号半导体技术，下文中的TSMC，为核心逻辑和LV模拟功能提供了1.8V额定MOS晶体管，以及为I/O和中压（MV）模拟功能提供了3.6V额定MOS晶体管。

然而，一些IC可以是嵌入功能，该功能需要可能超过技术最大评定等级的高电压（HV）。例如，具有非易失性存储器（NVM）的IC需要用于NVM编程的外部HV电源。通常，HV电源在NVM编程期间只存在于电路的HV垫上。剩下的时间，垫不受外部驱动（即，未被连接）。当被施加的时候，HV电源必须有选择性地从HV垫路由到电路中的NVM块的VPP端子。这是通过使用LV或MV技术的器件的适当的电压切换电路实现的。

一些解决方案可以暗示使用脱离安全操作区域（SOA）的MV器件。但是，过压条件导致了对晶体管的损伤，引起了永久泄露。通过降低对于NVM编程所施加的电压和时间，泄露可以降低到可接受的值。由于该问题，编程电压和持续时间必须被调整以在晶体管可靠性和NVM数据保持效率之间做出尽可能好的权衡。然而，在一些应用编程中，泄露必须非常低并且必须避免微妙且危险的调整。

已知解决方案使用不在各自晶体管技术的常规工艺设计工具包（PKD）内的修改的器件。美国专利US7,236,002公开了在不同电压范围内组合使用的电子系统，所述范围如用于操作标准CMOS器件的低电压范围所定义的范围以及显著地超出所述标准CMOS低电压操作范围几倍并且因此有必要利用具有内在高压保护功能的输入端口的高电压范围。所提出的结构是基于具有用于高压保护的N-沟道扩展漏极晶体管的数字CMOS输入。然而，这种用于CMOS晶体管的晶体管扩展漏极实现不是在所有低成本技术PDK中被支持。

美国专利6，181，193提出了高压容忍CMOS输入/输出接口电路。在该电路中，称为“双栅”或“厚氧化物”处理的处理特性在将暴露于高压下的任何器件上被使用。厚氧化物器件具有较大的电容和较低的带宽，因此，优选地，仅当暴露于高压可能引起损伤的时候被使用。接口电路上的剩余器件可以全部使用具有薄氧化物的标准处理，允许I/O和核心IC以最大速度运转。电路设计拓扑还限定了暴露于高压下的器件数量。优选地，保护方案被分解为两部分：驱动器和接收器。施加在垫上的电压使用静电放电ESD保护二极管被箝位。然而，用于高输入电压或低内部电压的输入/输出缓冲器接口电路维持的最大电压需要大的DGO最大评定等级。

发明内容

如在附属权利要求中所描述的，本发明提供了电压切换电路、集成器件和集成电路。

本发明的具体实施例在附属权利要求中被陈述。

根据下文中描述的实施例，本发明的这些或其它方面将会很明显并且被阐述。

附图说明

参考附图，仅仅通过举例的方式，本发明的进一步细节、方面和实施例将被描述。在附图中，类似的附图标记被用于表示相同的或功能相似的元素。为了简便以及清晰，附图中的元素不必须按比例绘制。

图1示意性地示出包括电压切换电路的IC的例子的方框图；

图2示意性地示出使用脱离它们的SOA的器件的高电压切换电路的实现的例子的电路图；

图3示意性地示出电压切换电路的实施例的例子的电路图；

图4示意性地示出图3的电压切换电路的控制单元的实施例的另外例子的电路图；

图5说明了在NVM编程模式中的图4的例子的操作；

图6说明了在NVM读取模式中的图4的例子的操作；

图7说明了在NVM关闭模式中的图4的例子的操作；

图8示意性地示出电压切换电路的实施例的另一个例子的电路图；以及

图9说明了在待机模式中的图8的电路的操作。

具体实施方式