[发明专利]用于可编程增益放大器的开关和可编程增益放大器

权利要求书

1.一种开关电路，其包括：

第一晶体管，其具有用以接受输入信号的源极端子、用以提供输出信号的漏极端子以及栅极；

电力供应器，其提供第一栅极电压；以及

电路，其用以将开关信号耦合到所述栅极，其中

当所述开关信号为‘低’时，所述电路针对所述输入信号的所有值将所述第一晶体管‘断开’。

2.根据权利要求1所述的电路，其中用以将所述开关信号耦合到所述栅极的所述电路包括：

第二晶体管，其将所述第一栅极电压耦合到所述第一晶体管的所述栅极；

第三和第四晶体管，其耦合到输入节点和输出节点，其中：

所述输入节点耦合到所述第一晶体管的所述源极和所述第三晶体管的漏极；

所述第三晶体管的栅极和源极以及所述第四晶体管的源极耦合到所述输出节点；

所述第四晶体管的栅极耦合到所述输入节点；且

所述第四晶体管的漏极耦合到接地；

第五晶体管，其将所述第一晶体管的所述栅极耦合到所述输出节点；以及

第一反相器，其耦合到所述第二晶体管的栅极和所述第五晶体管的栅极，所述开关信号通过所述第一反相器而提供。

3.根据权利要求2所述的电路，其中提供第一栅极电压的所述电力供应器耦合到所述第二晶体管的源极且所述第一晶体管的所述栅极耦合到所述第二晶体管的漏极。

4.根据权利要求2所述的电路，其中所述第一晶体管为NMOS晶体管。

5.根据权利要求2所述的电路，其中所述第二晶体管为PMOS晶体管。

6.根据权利要求2所述的电路，其中所述第三晶体管和所述第四晶体管为NMOS晶体管。

7.根据权利要求3所述的电路，其中所述第一和第五晶体管的衬底耦合到所述输出节点且所述第二晶体管的衬底耦合到所述第二晶体管的所述源极。

8.根据权利要求7所述的电路，其中：

所述输出节点通过第一电阻器耦合到接地，且通过第二电阻器耦合到所述第五晶体管的源极。

9.根据权利要求8所述的电路，其进一步包括第二反相器和第二电力供应器，其中：

所述第二反相器耦合到所述第五晶体管的所述栅极；且

所述第二电力供应器将第二栅极电压提供到所述第五晶体管。

10.根据权利要求9所述的电路，其中所述第二栅极电压低于所述第一栅极电压。

11.一种可编程增益放大器，其包括：

输入级，其具有用以耦合输入信号的输入节点，和用以提供门信号的输出节点；

至少一第一增益级，其用以使用所述输入信号提供增益信号，所述至少一第一增益级包含用以激活所述增益级和使用开关信号来提供增益信号的电阻器和开关电路；以及

差分增益放大器，其用以从所述增益信号提供输出信号；且另外其中：

所述第一增益级中的所述电阻器耦合到所述输入级中的所述输入节点且所述输出节点中的所述门信号耦合到所述第一增益级中的所述开关电路，使得当所述开关信号为‘低’时，所述开关电路针对所述输入信号的所有值‘断开’。

12.根据权利要求11所述的可编程增益放大器，其包括多个增益级，所述增益级各自包含用以激活所述增益级和使用开关信号来提供增益信号的电阻器和开关电路；且

每一增益级中的所述电阻器耦合到前一增益级中的所述电阻器；且

所述输入级的所述输出节点中的所述门信号耦合到每一增益级中的所述开关电路，使得当所述开关信号为‘低’时，所述开关电路针对所述输入信号的所有值‘断开’。

13.根据权利要求11所述的可编程增益放大器，其中所述开关电路包括：

第一晶体管，其具有用以接受所述输入信号的源极端子、用以提供所述增益信号的漏极端子以及栅极；

电力供应器，其提供所述栅极电压；以及

电路，其用以将所述开关信号和所述门信号耦合到所述第一晶体管的所述栅极。

14.根据权利要求11所述的可编程增益放大器，其中所述输入级包括第一和第二晶体管，所述第一晶体管的漏极耦合到所述输入节点且所述第二晶体管的漏极耦合到接地；且

所述第一晶体管的源极、所述第一晶体管的栅极和所述第二晶体管的源极耦合到所述输出节点。

15.一种用于使用处理器芯片来控制可编程增益放大器PGA中的开关的方法，所述PGA包含一输入级、包含开关和晶体管的至少一个增益级以及一放大器，所述方法包括以下步骤：

在所述PGA的所述输入级处接收输入信号；

通过所述PGA从所述输入信号产生门信号；

通过所述处理器芯片而将迭代参数设置为一；

基于所述迭代参数而选择所述PGA的增益级；

将输入信号提供到所述PGA的所述至少一个增益级；

确定用于所述PGA的所述选定增益级的开关信号为‘接通’还是‘断开’；

如果所述开关信号为‘断开’，那么将门信号提供到所述PGA的所述选定增益级的所述开关中的所述晶体管以使所述开关‘断开’，且通过所述处理器芯片将所述迭代参数增加一并选择下一增益级直到已选择所述PGA中的所有增益级为止；

如果所述开关信号为‘接通’，那么将增益信号从所述选定增益级提供到所述PGA电路中的所述放大器。