[发明专利]将数据存储在存储器控制器中的多个缓冲器的任何中

说明书

相关申请的交叉引用

本申请要求题为“Storing Data in any of a Plurality of Buffers in a Memory Controller”的2010年5月28日提交的临时专利申请序号61/349,584的权益。

背景技术

存储器控制器管理被写入物理存储器和从物理存储器读取的数据的流动。“读请求”是从存储器读取数据的请求，并且可以包括将被读取的存储器中的地址和期望从存储器进行读取的设备的标识符。“写请求”是向存储器写入数据的请求，并且可以包括要写入的数据、将写入数据的存储器中的地址以及期望向存储器进行写入的设备的标识符。来自特定设备的读请求和写请求经由端口进入存储器控制器。多端口存储器控制器是能够服务于来自不止一个设备的读请求和写请求的存储器控制器，其中，每个设备被分配给存储器控制器的特定端口。

许多不同的设备出于各种原因（例如存储指针、数据）要求访问物理存储器。为了降低成本，这些设备可以共享单个物理存储器，其可以导致用于同一源的许多存储器请求。并不是所有存储器请求都可以被同时满足，因此使用写缓冲器来保持待决写数据，同时将其他写数据写入存储器。每个端口具有专用写缓冲器，其允许进入要被吸收的端口的写请求而不必立即将关联写数据写入存储器。存储器控制器的一个端口常常对存储器访问具有低需求，而另一端口具有对存储器访问的高需求，因此一个缓冲器未被如另一缓冲器那样被频繁地使用。

附图说明

为了本发明的示例性实施例的详细描述，现在将对附图进行参考，在所述附图中：

图1示出了依照各种实施例的系统方框图；

图2a、2b、2c、2d、2e和2f示出了依照各种实施例的示例性端口缓冲器图；

图3a和3b示出了依照各种实施例的示例性存储器图；

图4a示出了依照各种实施例的方法流程图；以及

图4b示出了依照各种实施例的另一方法流程图。

注释和命名法

某些术语遍及以下描述和权利要求用来参考特定系统部件。如本领域的技术人员将认识到的，计算机公司可以用不同名称来提及部件。本文档并不意图在名称而不是功能方面不同的部件之间进行区别。在以下讨论中和在权利要求中，以开放方式来使用术语“包括”和“包含”，并且因此应将其解释为意指“包括但不限于”。并且，术语“耦合”或“耦合”意图意指间接、直接、光学或无线电连接。因此，如果第一设备耦合到第二设备，则该连接可以通过直接电连接、通过经由其他设备和连接的间接电连接、通过光学电连接或通过无线电连接。

具体实施方式

以下讨论针对本发明的各种实施例。虽然这些实施例中的一个或多个可以是优选的，所以不应将所公开的实施例解释为或另外用作限制包括权利要求的本公开的范围。另外，本领域的技术人员将理解的是以下描述具有广泛的应用，并且任何实施例的讨论仅仅意图是该实施例的示例，而不是意图暗示包括权利要求的本公开的范围局限于该实施例。

依照各种实施例，图1示出了存储器控制器100，其包括被耦合到缓冲器选择逻辑104和缓冲器仲裁逻辑108的端口102。每个端口102从设备（例如处理器、输入/输出设备、视频设备）接收读请求和写请求。另外，存储器控制器100包括被耦合到缓冲器选择逻辑104和缓冲器仲裁逻辑108两者的缓冲器106。缓冲器106被配置成在与写请求相关联的写数据写入存储器之前临时存储此类数据。在示例性实施例中，缓冲器106是高速缓存线（cache line）的尺寸（例如，32字节），并且每个存储用于存储器110的多个地址的写数据。写请求被从端口102传递至缓冲器选择逻辑104，而读请求被从端口102传递至缓冲器仲裁逻辑108。每个端口102可以在给定周期期间向缓冲器选择逻辑104呈现写请求，并且因此可以在给定周期期间向缓冲器选择逻辑104呈现多个写请求。另外，缓冲器仲裁逻辑108被耦合到存储器110（例如高速缓存器）。