[发明专利]固体摄像装置以及摄像装置

说明书

技术领域

本发明涉及固体摄像装置以及摄像装置，尤其涉及具有模数(AD)转换功能的固体摄像装置以及摄像装置。

背景技术

在MOS传感器中有模拟信号输出方式和数字信号输出方式，所述模拟信号输出方式是指将从像素读出的信号作为模拟信号来输出，所述数字信号输出方式是指将从像素读出的信号在传感器内从模拟信号转换为数字信号后，作为数字信号来输出。

在该数字信号输出方式的列并行AD转换方式中有被称为斜坡式(Ramp Type)AD转换装置的，搭载于MOS传感器被广泛地使用(例如，专利文献1)。在专利文献1中，斜坡式AD转换装置对用于AD转换的参考信号与包含有基准成分和信号成分来表示的处理对象信号进行比较，并行进行该比较处理，以减法计数模式以及加法计数模式的任一方的模式来进行计数处理，并保持比较处理结束时的计数值。此时，按照是针对基准成分和信号成分的哪一个进行的比较处理，来切换计数处理的模式。

在上述的数字信号输出方式中，若使像素的读出高速化，则需要提高该AD转换装置的时钟频率。随着工作频率的增高，发生的噪声也会增大，作为抑制该噪声的一个方法例如专利文献2所公开的技术。根据专利文献2所公开的缓冲技术，缓冲器的阶段数量以及缓冲器的分支点数量，是根据能够允许的缓冲器的阶段数量的最大数等适用领域的设计规定而算出的。

(现有技术文献)

(专利文献)

专利文献1日本特开2005-323331号公报

专利文献2日本特开2007-60036号公报

发明概要

发明要解决的问题

然而，在专利文献2所公开的“缓冲技术”中，利用多个缓冲器使从始点到终点(包括从始点开始分支的多个终点)的信号(包括时钟)延迟，例如在由像素的总列数为4000列构成的1200万像素级别的MOS传感器中，所需要的缓冲器级数非常多。并且，由于时钟的总布线为16mm(4000列×4μm(每个单位像素的大小为4μm的情况))的长距离，因此布线负荷会增大。若缓冲器级数为多级、且布线负荷增大，在处理过程不均一的情况下，时钟的”H”宽度(脉冲)或”L”宽度(脉冲)中的一方变窄，尤其是在最远端(缓冲器串联连接的最远的位置)，波形(脉冲)被破坏，结果是最远端的电路不能正常工作。

以后若使处理过程更细微化，则晶体管的PMOS和NMOS的P/N平衡容易失调，更明显地会出现波形(脉冲)消失。并且，每当像素的纵列数增加之时缓冲器数量就会增加，这样，布局面积(纵方向)也会增加。

图7是专利文献2所公开的采用了“缓冲技术”的列AD转换装置的构成图的一个例子。在该图中示出了专利文献2所公开的基于“缓冲技术”的时钟树结构的一个例子。

在图7所记载的构成中，列AD转换装置内的计数器电路855从左向右排列为16列，计数时钟输入端子800向缓冲器801提供计数时钟，缓冲器801将其输出信号提供(分支)给缓冲器802和缓冲器803。并且，缓冲器803将其输出信号供给(分支)给缓冲器804和缓冲器807。并且，以从缓冲器807向缓冲器809，并且，从缓冲器809向缓冲器810、811、812来提供依次延迟了计数时钟的信号的方式而相连接。缓冲器801以及802被配置在第一阶段850，缓冲器803～806被配置在第二阶段851，缓冲器807以及808被配置在第三阶段852，缓冲器809～824被配置在第四阶段853。缓冲器813～816、缓冲器817～820、缓冲器821～824分别与缓冲器809～812同样，是串联连接的。

缓冲器802具有尽量不使计数器电路855的第1列～第8列的工作与计数器电路855的第9列～第16列的工作同时进行的作用。从计数时钟输入端子800到缓冲器824的输出为止使用的缓冲器的级数为8级(在反相器换算中为16级)，阶段数为4。并且，各缓冲器如缓冲器802那样，反相器825与反相器826串联连接。

图8A是专利文献2所公开的采用了“缓冲技术”的列AD转换装置的构成图的一个例子。在图8A中，图7记载的列AD转换装置内的计数器电路为从16列到32列。

在图8A的构成中，列AD转换装置内的计数器电路955从左向右排列为32列，计数时钟输入端子900将计数时钟提供给缓冲器901，缓冲器901将其输出信号提供(分支)给缓冲器902以及903。并且，在缓冲器903的输出以后的构成与图7记载的缓冲器801的输出以后的构成同样。缓冲器902的下一级以后也是同样。