[发明专利]具有镜像互连结构的可编程集成电路

权利要求书

1.一种可编程集成电路IC，包含：

多个配置，水平排列于该可编程集成电路之中，每一配置包含一第一逻辑行、一第一互连行、一第二互连行、和一第二逻辑行，以此顺序水平排列于该配置内，其中：

每一该第一及第二互连行包含多个可编程互连区块垂直地排列于该互连行之中；

每一该第一及第二逻辑行包含多个可编程逻辑区块垂直地排列于该逻辑行之中；

每一该可编程互连区块提供多个第一输入及输出端口于该可编程互连区块的一侧；

每一该可编程逻辑区块提供多个第二输入及输出端口于该可编程逻辑区块的一侧；

在每一配置的该第一互连行中的每一该可编程互连区块的该第一端口和该一侧与在该配置的该第二互连行中的每一可编程互连区块的该第一端口和该一侧彼此呈实体上的镜像关系；

在每一配置的该第一互连行中的可编程互连区块的该第一端口耦接至在该配置的该第一逻辑行中的可编程逻辑区块的该第二端口；以及

在每一配置的该第二互连行中的可编程互连区块的该第一端口耦接至在该配置的该第二逻辑行中的可编程逻辑区块的该第二端口。

2.如申请专利范围第1项所述的可编程集成电路，其中该配置的该互连行中的每一可编程互连区块均耦接至至少四个可编程互连区块，以通过该可编程互连区块其中之一的该第一输出端口及通过该至少四个可编程互连区块的该第一输入端口选择性地将该配置的该逻辑行中的可编程逻辑区块的该第二输入端口耦接至该可编程逻辑区块的该第二输出端口。

3.如申请专利范围第1或2项所述的可编程集成电路，其中：

每一配置包含该第一逻辑行、该第一互连行、该第二互连行、和该第二逻辑行，依照此顺序由左至右水平排列于该配置之内；

该可编程逻辑区块的该一侧是每一第一逻辑行中的可编程逻辑区块的一右侧及每一第二逻辑行中的可编程逻辑区块的一左侧；以及

该可编程互连区块的该一侧是每一第一互连行中的可编程互连区块的一左侧及每一第二互连行中的可编程互连区块的一右侧。

4.如申请专利范围第3项所述的可编程集成电路，其中：

每一配置的该第一逻辑行中的可编程逻辑区块的该右侧毗连该配置的该第一互连行中的可编程互连区块的该左侧；以及

每一配置的该第二互连行中的可编程互连区块的该右侧毗连该配置的该第二逻辑行中的可编程逻辑区块的该左侧。

5.如申请专利范围第1至4项中任一项所述的可编程集成电路，其中：

每一配置的该第一互连行中的每一可编程互连区块与每一配置的该第二互连行中的每一可编程互连区块均呈功能上的镜像关系；

每一配置的每一逻辑行中的可编程逻辑区块均具有多个型态中的一同一型态；以及

对于每一该型态，每一配置的该第一逻辑行中具有该型态的每一可编程逻辑区块与每一配置的该第二逻辑行中具有该型态的每一可编程逻辑区块均呈实体上的镜像关系。

6.如申请专利范围第1至5项中任一项所述的可编程集成电路，其中：

每一该配置还包含一共用行水平配置于该第一互连行和该第二互连行之间并与其毗连；以及

该第一及第二互连行中的每一可编程互连区块均选择性地将该共用行的多个时脉及控制线各自耦接至该可编程互连区块的该第一输出端口所耦接的该第二输入端口中的至少其中之一。

7.如申请专利范围第1至6项中任一项所述的可编程集成电路，其中，对于在该可编程集成电路中相邻至一第二配置的该第一逻辑行的一第一配置的该第二逻辑行：

在该第二及第一逻辑行中的每一可编程逻辑区块在与该可编程逻辑区块的该一侧对立的另一侧均具有多个第三端口；以及

该第二及第一逻辑行中的可编程逻辑区块均通过该第三端口耦接。

8.如申请专利范围第1至7项中任一项所述的可编程集成电路，其中：

每一配置的该第一逻辑行中的可编程逻辑区块的该一侧毗连该配置的该第一互连行中的可编程互连区块的该一侧；以及

每一配置的该第二逻辑行中的可编程逻辑区块的该一侧毗连该配置的该第二互连行中的可编程互连区块的该一侧。

9.如申请专利范围第1至8项中任一项所述的可编程集成电路，其中每一配置的每一逻辑行中的可编程逻辑区块均具有多个型态中的同一型态。