[发明专利]一种保序分布式光栅化器有效
申请号: | 201080057655.2 | 申请日: | 2010-10-13 |
公开(公告)号: | CN102667814A | 公开(公告)日: | 2012-09-12 |
发明(设计)人: | 史蒂文·E·莫尔纳;埃米特·M·克奥加里夫;约翰尼·S·罗兹;蒂莫西·约翰·珀塞尔;肖恩·J·特赖希勒;齐亚德·S·哈库拉;富兰克林·C·克罗;詹姆斯·C·鲍曼 | 申请(专利权)人: | 辉达公司 |
主分类号: | G06K9/54 | 分类号: | G06K9/54 |
代理公司: | 北京市磐华律师事务所 11336 | 代理人: | 董巍;魏宁 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 分布式 光栅 | ||
相关申请的交叉引用
本申请要求于2009年10月15日提交的序列号为12/580,017的美国专利申请的优先权。
技术领域
本发明总体上涉及图形处理,更具体地,涉及在保持基元顺序的同时,并行地光栅化多个基元。
背景技术
传统的图形处理器在保持应用编程接口(API)指定的基元顺序的同时,以达到每时钟一个三角形的速率处理基元。在有序流中接收诸如三角形的图形基元用于处理。DirectX和OpenGL API要求维持基元顺序,也就是说,必须按应用程序提供的顺序渲染基元。这一要求保证了贯穿的(intersecting)基元将被确定地渲染,以避免引入视觉伪像(artifact)。此外,由于渲染后面的基元的结果可取决于由渲染前面的基元所产生的帧缓冲区的状态,特别是当使用混色的时候,因此必须维持基元的顺序。
虽然很多图形处理器已经利用并行化以提高处理吞吐量,但是能够在从单个API输入流进行处理的同时每时钟渲染多于一个三角形的系统往往不以全速维持基元排序。
据此,本技术领域需要一种用于在维持API基元排序的同时每时钟渲染超过一个三角形的系统和方法。
发明内容
一种用于并行地渲染图形基元的系统和方法维持API基元排序,并且能每系统时钟渲染多个基元。多个独立的几何单元对不同的图形基元并发地执行几何处理。基元分布方案在维持用于每个像素的基元排序的同时,以每时钟若干基元的速率并发地输送基元给多个光栅化器。多个独立的光栅化器单元对一个或多个图形基元并发地执行光栅化。
用于并行地渲染基元的本发明方法的各种实施例包括:按第一顺序接收基元,其中基元被编码为顶点索引列表;以及分布表示所述基元的基元描述符用于在对象空间中进行并行处理以产生多个流,每个流均包括对象空间处理后基元描述符。基于屏幕空间的位置,路由对象空间处理后基元描述符的多个流,以产生表示贯穿屏幕的第一部分的基元的处理后基元描述符的第一流,以及产生表示贯穿屏幕的第二部分的基元的处理后基元描述符的第二流。将第一流中的对象空间处理后基元描述符重新排序,以和第一顺序相匹配,来产生对象空间处理后基元描述符的重排序的第一流。将第二流中的对象空间处理后基元描述符重新排序,以和第一顺序相匹配,来产生对象空间处理后基元描述符的重排序的第二流。并行地光栅化贯穿屏幕的第一部分并且由对象空间处理后基元描述符的第一流表示的基元、以及贯穿屏幕的第二个部分并且由对象空间处理后基元描述符的第二个流表示的基元,以产生图像的光栅化的像素。
本发明的各种实施例包括一种用于并行地渲染基元的系统。该系统包括处理器,经配置以:按第一顺序接收基元,其中所述基元被编码为顶点索引列表;以及分布表示基元的基元描述符用于在对象空间中进行并行处理以产生多个流,每个流均包括对象空间处理后基元描述符。该处理器经配置以基于屏幕位置来路由对象空间处理后基元的多个流,以产生表示贯穿屏幕的第一部分的基元的处理后基元描述符的第一流,以及产生表示贯穿屏幕的第二部分的基元的处理后基元描述符的第二流。该处理器经配置以重新排序第一个流中的对象空间处理后基元描述符,以和第一顺序相匹配,来产生对象空间处理后基元描述符的重排序的第一流,并且,重新排序第二流中的对象空间处理后基元描述符,以和第一顺序相匹配,来产生重新排序的对象空间处理后基元描述符的第二流。然后,该处理器并行地光栅化贯穿屏幕的第一部分并且由对象空间处理后基元描述符的第一流表示的基元、以及贯穿屏幕的第二部分并且由对象空间处理后基元描述符的第二流表示的基元,来产生图像的光栅化的像素。
附图说明
为了能够详细地理解本发明的上述特征,可以参考实施例对上面所简要说明的本发明进行更具体的描述,其中一些实施例在附图中示出。然而,应当注意的是,附图仅示出了本发明的典型实施例,因此不应被认为是对本发明范围的限制,本发明可以适用于其他等效的实施例。
图1为示出了被配置为实现本发明一个或多个方面的计算机系统的框图;
图2为根据本发明的一个实施例的,用于图1的计算机系统的并行处理子系统的框图;
图3A为根据本发明一个实施例的,图2的一个PPU内的GPC的框图;
图3B为根据本发明一个实施例的,图2的一个PPU内的分区单元的框图;
图3C为根据本发明一个实施例的,图3A的工作分布交叉开关的一部分的框图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于辉达公司,未经辉达公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201080057655.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种极化改性的铁碳微电解材料及其制备方法
- 下一篇:流体输送系统