[发明专利]用于纳米线器件的隔离

说明书

背景技术

微电子集成电路（例如微处理器）的确包括数亿个晶体管。集成电路的速度主要取决于这些晶体管的性能。因此，业界已经开发出独特结构，例如非平面晶体管，以及用于这些晶体管的高移动性载流子。

附图说明

在说明书的结束部分中具体指出并且明确要求保护本公开的主题。结合附图来看，根据以下描述和所附权利要求书，本公开的前述和其它特征将变得更充分明显。要理解的是，附图仅描绘根据本公开的若干实施例，并且因此不应被认为限制其范围。将通过使用附图，用附加的特性和细节来描述本公开，使得能够更容易断定本公开的优点，其中：

图1是在其上具有图案化掩膜的含硅衬底的侧截面视图；

图2是图1的含硅衬底在蚀刻以形成鳍状物之后的侧截面视图；

图3是图2的结构在移除掩膜之后的侧截面视图；

图4是图3的结构的截面斜视图；

图5是图3和图4的结构在沉积第一介电材料层之后的侧截面视图；

图6是图5的结构在平面化第一介电材料层之后的侧截面视图；

图7是图6的结构在使得第一介电材料层凹进以暴露鳍状物的部分之后的侧截面视图；

图8是图7的结构在鳍状物的暴露的部分上形成硅锗合金包层之后的侧截面视图；

图9是图8的结构在形成锗纳米线之后的侧截面视图；

图10是图9的结构在沉积第二介电材料层之后的侧截面视图；

图11是图10的结构在平面化第二介电材料层之后的侧截面视图；

图12是图11的结构在移除第二介电材料层之后的侧截面视图，移除第二介电材料层在第一介电材料层中创建凹陷沟道；

图13是图12的结构在沉积保护层之后的侧截面视图；

图14是图13的结构在沉积填充介电材料层之后的侧截面视图；

图15是图14的结构在平面化填充介电材料层之后的侧截面视图；

图16是图15的结构在部分移除填充介电材料层之后的侧截面视图，其中，填充介电材料层的一部分保留在凹陷沟道中；

图17是图16的结构的截面斜视图；

图18是具有多个锗纳米线作为高移动性器件的晶体管栅的截面斜视图；以及

图19是制造锗纳米线的工艺流程。

具体实施方式

在以下详细描述中，参考附图，其作为示例示出其中可实施要求保护的主题的特定实施例。足够详细地描述这些实施例以使得本领域技术人员能够实施本主题。理解的是，各种实施例虽然不同但是不一定互斥。例如，本文结合一个实施例描述的特殊特征、结构或特性可在其它实施例内实现，而不背离要求保护的主题的精神和范围。另外，要理解的是，可修改每个公开实施例内的各个单元的位置或设置，而不背离要求保护的主题的精神和范围。因此，不是以限制的意义来看待以下详细描述，并且仅由适当解释的所附权利要求书连同所附权利要求书享有权利的等同物的全部范围来定义本主题的范围。附图中，类似数字指贯穿若干视图的相同或相似的单元或功能性，并且其中描绘的单元不一定彼此按比例，而是各个单元可能经过放大或缩小以便更容易理解本说明书的上下文中的单元。

本说明书的实施例涉及微电子器件的制造。在至少一个实施例中，本主题涉及形成隔离的纳米线，其中，邻接于纳米线的隔离结构为其上微电子结构的形成提供基本上水平的表面。

微电子器件（例如微处理器、存储器器件以及专用集成电路）由各种电子组件（例如晶体管、电阻器以及电容器）形成，这些电子器件用迹线（trace）互连以形成微电子器件晶片上和中的电路。微电子器件业界已经不断努力缩小这些组件的尺寸，这导致更快的且更便宜的微电子器件。但是，当这些组件的尺寸缩小时，可能出现关于寄生电容、断态泄漏、功耗以及这些微电子器件的其它性能特性的问题。

在晶体管（具体地，金属氧化物半导体场效应晶体管）的制造中，已经通过使用各种各样的创新来改进性能和可靠性，例如，绝缘体上半导体衬底（semiconductor-on-insulator substrate）的利用、选择性外延沉积的增高式源和漏（raised source and drain）的形成、原子层沉积的高K栅介电质的形成、金属栅的制造、应变晶体管沟道的形成以及低K层间介电层的沉积。