[发明专利]由定制的掩蔽保护的低复杂度电子电路

权利要求书

1.一种由掩蔽保护的密码电路，所述电路包括用于使用至少一个密钥k_r^c来加密二进制字的模块、用于将线性处理操作（216）和非线性处理操作（226）施加至所述字的模块、用于掩蔽所述字的模块，所述电路的特征在于：

通过使用掩码k_rⁱ在所述非线性处理操作的上游解掩蔽（214）所述二进制字，并且通过使用掩码k_r+1ⁱ在所述非线性处理操作的下游掩蔽（215）所述二进制字，所述掩码k_rⁱ和k_r+1ⁱ形成特定于所述电路的每个实例的一组掩码的一部分。

2.根据权利要求1所述的电路，其特征在于：

所述非线性处理操作、在所述非线性处理操作上游的解掩蔽（214）以及在所述线性处理操作下游的掩蔽（215）在ROM型存储器中实现（209）。

3.根据前述权利要求中的任一项所述的电路，其特征在于：

所述掩码k_rⁱ是从主掩码kⁱ推导出的二级掩码，使得k_r+1ⁱ=P(k_rⁱ)且k₀ⁱ=kⁱ，函数P(x)对应于用于排列x的元素的函数，其中ROM存储器保持不变。

4.根据权利要求3所述的电路，其特征在于：

所述函数P(x)是循环排列，其中通过循环排列选择的多个比特d的掩码k_rⁱ，来从下标r的二级掩码推导出下标r+1的二级掩码。

5.根据权利要求3所述的电路，其特征在于：

所述主掩码kⁱ长度为W并且由整数个长度为S的子掩码构成，所述二级掩码k_rⁱ由所述子掩码的排列生成。

6.根据权利要求5所述的电路，其特征在于：

通过使用以下表达式来选择所述二级掩码的所述子掩码：

kr+1i[x]=kri[mod(x-Q,W/S)]]]>

其中：

r是轮数；

i是随机提取的4比特数字；

Q是整数，用于控制两个连续的二级掩码k_rⁱ与k_r+1ⁱ之间的排列率；

S是以比特表示的子掩码的长度；

W是以比特表示的所述主掩码的长度；

mod()是定义的函数，例如mod(a,b)=a模b，a和b是整数。

7.根据权利要求3至6中的任一项所述的电路，其特征在于：

通过从存储在所述电路中的一组主掩码随机选择掩码kⁱ来有规律地修改所述主加密掩码kⁱ。

8.根据权利要求7所述的电路，其特征在于：

存储在所述电路（303）中的所述一组主掩码从一个电路到另一个电路是不同的。

9.根据权利要求8所述的电路，其特征在于：

使用内部掩码生成电路来获得所述一组主掩码。