[发明专利]半导体基板、半导体器件及半导体基板的制造方法

说明书

【技术领域】

本发明涉及半导体基板、半导体器件及半导体基板的制造方法。

【背景技术】

专利文献1公开了一种具有在Si基板形成的GaAs层上结晶生长的GaAs/Ge的CMOS集成电路。在该CMOS集成电路中，GaAs势阱被N通道装置利用，Ge势阱被P通道装置利用。GaAs势阱及Ge势阱之间形成氧化物并被分离，在GaAs势阱及Ge势阱和Si之间形成GaAs的半绝缘性(未掺杂)层消除闭锁(latch-up)的可能性。

(专利文献1)日本特开2001-93987号公报

【发明内容】

发明所要解决的课题

如果在Si基板形成GaAs层，则起因于Si的晶格间距离与GaAs的晶格间距离之差，而在GaAs层内产生结晶缺陷。在具有结晶缺陷的GaAs层上使GaAs结晶及Ge结晶生长的话，则在该GaAs结晶及Ge结晶上也产生结晶缺陷。如果在GaAs结晶及Ge结晶上产生结晶缺陷则电子及空穴的移动度马上下降，所以难以使用该GaAs结晶及Ge结晶，构成高速转换的CMOS电路。

如果采用选择外延生长法在微小的区域形成半导体结晶层的话，根据本发明者们的研究清楚了能抑制结晶缺陷、污染物及微粒的发生。然而，如果通过选择外延生长形成半导体结晶层时，在形成半导体结晶层的区域和不形成的区域之间表面产生阶梯差。如果存在较大的阶梯差的话，能成为使跨过阶梯差被形成的配线等断线的主要原因，从而成为降低了半导体器件的可靠性的原因，所以需要减轻阶梯差的大小。

解决课题的手段

为了解决上述课题，本发明的第一方式中提供半导体基板，其具有：表面具有形成了第一凹部及第二凹部的硅结晶的基底基板、形成在所述第一凹部的内部且被露出的第一IVB族半导体结晶、在第二凹部的内部形成的第二IVB族半导体结晶、在第二凹部的内部的第二IVB族半导体结晶上形成且被露出的III-V族化合物半导体结晶。在该半导体基板中，比如，第一IVB族半导体结晶是Si_1-a1Ge_a1(0≤a1≤1)，且，第二IVB族半导体结晶是Si_1-a2Ge_a2(0.6≤a2≤1)。第一IVB族半导体结晶及在第二IVB族半导体结晶中，可以a1≤a2。

在该半导体基板中，譬如，硅结晶、第一IVB族半导体结晶及III-V族化合物半导体结晶的各自表面实质上形成于同一个平面上。第一凹部的深度可以比第二凹部的深度浅。第一凹部和第二凹部，实际上形成为相同的深度，第二IVB族半导体结晶的厚度可以比第一IVB族半导体结晶的厚度薄。第二凹部的纵横尺寸比，譬如是以上。

该半导体基板，在第一凹部的侧壁和第一IVB族半导体结晶之间，还具有用于阻碍半导体结晶的生长的阻碍体。该半导体基板，在第二凹部的侧壁和第二IVB族半导体结晶及III-V族化合物半导体结晶之间，还可以具有阻碍半导体结晶的生长的阻碍体。该半导体基板，还可以具有硅结晶中的与形成有第一凹部及第二凹部的区域不同的区域上形成的第三IVB族半导体结晶。第三IVB族半导体结晶，譬如是Si_1-bGe_b(0≤b≤1)。III-V族化合物半导体结晶，譬如是Al_xIn_yGa_1-x-yAs_zP_1-z(0≤x≤1，0≤y≤1，0≤x+y≤1，0≤z≤1)。

在本发明的第二方式中，提供半导体基板，其包括：表面具有硅结晶的基底基板；在基底基板上形成，具有抵达硅结晶的第一开口、抵达硅结晶的第二开口及抵达硅结晶的第三开口，且阻碍半导体结晶的生长的阻碍体；形成于第一开口，且被露出的第一IVB族半导体结晶；形成于第二开口的第二IVB族半导体结晶；在第二IVB族半导体结晶上形成，且被露出的III-V族化合物半导体结晶；以及形成于第三开口的第三IVB族半导体结晶。在该半导体基板中，比如，第一IVB族半导体结晶是Si_1-a1Ge_a1(0≤a1≤1)，且第二IVB族半导体结晶是Si_1-a2Ge_a2(0.6≤a2≤1)。

在该半导体基板中，第三IVB族半导体结晶、第一IVB族半导体结晶及III-V族化合物半导体结晶的各自表面，譬如，实质上形成同一个平面上。在该半导体基板中，第二IVB族半导体结晶的厚度可以比第一IVB族半导体结晶的厚度薄。