[发明专利]可配置数字模拟锁相环路

说明书

技术领域

本发明一般来说涉及锁相环路，且更具体来说涉及混合模拟数字锁相环路。

背景技术

锁相环路(PLL)相对于参考信号产生信号。锁相环路电路基于参考信号与PLL输出信号的相位和/或频率的差而调整所述输出信号的频率。输出信号的频率基于所述差而增大或减小。因此，锁相环路为使用负反馈的控制系统。锁相环路用于例如收音机、电信电路，和计算机等电子装置以及其它装置中。

PLL常使用谐振调谐式压控振荡器(VCO)来产生PLL输出信号。谐振调谐式VCO常包含电容性装置和谐振电感-电容(LC)电路。电容性装置通常包含具有电容的至少一个可变电抗器，所述至少一个可变电抗器响应调谐电压以改变PLL输出信号的频率。

一些常规PLL包含一个或一个以上数字组件。此些PLL在一些方面具有优于模拟环路的优点。令人遗憾的是，这些PLL也具有一些缺点。因此，需要具有模拟和数字环路两者的优点的PLL。

发明内容

一种锁相环路(PLL)装置可配置成模拟锁相环路和混合模拟数字锁相环路。在模拟模式中，至少连接相位检测器、模拟环路滤波器和压控振荡器(VCO)以形成模拟环路。在数字模式中，至少连接相位检测器、压控振荡器(VCO)、时间到数字转换器(TDC)、数字环路滤波器和数字到模拟转换器(DAC)以形成混合数字模拟环路。

附图说明

图1为根据本发明的示范性实施例的混合模拟数字锁相环路装置(PLL装置)的框图。

图2为PLL装置的框图，其中切换机构在数字模式期间配置滤波器元件以形成积分器。

图3为连接到电荷泵和电流DAC的切换机构的示意说明，其中切换元件为晶体管。

图4为在切换机构处于模拟模式中时形成的模拟环路滤波器的示意图。

图5为在复数平面中的示范性环路滤波器的滤波器响应的图形表示。

图6为在切换机构处于数字模式中时形成的积分器的示意图。

图7为双重模式PLL的框图，所述双重模式PLL具有在参考路径中具有较低频率端口的两点调制。

图8为双重模式PLL的框图，所述双重模式PLL具有在反馈路径中具有较低频率端口的两点调制。

图9为双重模式PLL的框图，所述双重模式PLL具有在反馈路径中具有使用差量信号调制的较低频率端口的两点调制。

图10为根据本发明的示范性实施例的管理PLL装置的方法的流程图。

图11为以模拟模式配置PLL装置的方法的流程图。

图12为以数字模式配置PLL装置的方法的流程图。

图13为具有电流源输出级的电流导引DAC的示意表示。

图14为根据另一配置的具有电流源输出级的电流导引DAC的示意表示。

图15为具有电流源输出级的示范性电流脉冲DAC的示意表示。

具体实施方式

词“示范性”在本文中用以表示“充当实例、例子或例证”。本文中描述为“示范性”的任何实施例不必被解释为比其它实施例优选或有利。

图1为根据本发明的示范性实施例的可配置模拟数字锁相环路装置(PLL装置)100的框图。可使用装置、电路和/或代码的任何合适组合来实施参看图1所论述的功能块。因此，块的功能可以硬件、软件和/或固件实施。若干块的功能可由单个电路或装置执行，且描述为由单个块执行的功能可由若干装置或电路执行。