[发明专利]耦合结构及其形成方法

说明书

技术领域

本发明总体上涉及集成电路器件，且更具体地，涉及用于将压电材料产生的应力耦合到形成于集成电路中的器件的耦合结构。

背景技术

互补场效应晶体管(FET)支持当前在逻辑(logic)和存储(memory)中使用的标准计算机体系结构(computer architecture)(CMOS)。FET利用高的沟道(channel)迁移率(mobility)来以静电方式控制少子电流(few-carrier current)。但是，在当前和未来的器件规模方面，在这种高度成功的技术中的局限性正显现出来。

更特别地，在可放大性(scalability)方面的困难由于短沟道效应和少掺杂剂波动效应(few-dopant fluctuation effect)而产生。HfO₂栅极氧化物短沟道方案导致使时钟速度不断减慢的迁移率限制(摩尔定律按比例缩放(scaling)变成负的)。其中栅极电容对应于栅极面积但是其中电流对应于沟道宽度/沟道长度(导致速度～l/L²)的不利的FET几何结构意味着FET是相对高阻抗的器件。因此，在“高耗电(power hungry)”的应用例如对PCM存储器进行编程、驱动长的线路、或对于不活动的电路块关闭电源中需要不期望地大面积的FET。

在CMOS中建立多层结构是期望但是非常复杂的，因为需要所有FET在单晶硅中形成。其中直接光刻法(straightforward lithographic process)可建立多层结构的新技术可打开意义重大的新的应用，例如高容量多层存储器、以及为减少线路长度而优化的不同水平上的逻辑和存储的组合。

发明内容

在一个示例性实施方式中，用于将压电材料产生的应力耦合到集成电路的致动器件(actutated device)的耦合结构包括：形成在压电(PE)材料和所述致动器件周围的刚硬的(rigid)刚性体(stiffener)结构，所述致动器件包括具有取决于施加至其上的压力的电阻的压阻(PR)材料；和形成在所述PE材料及PR材料周围的软(soft)的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住(clamp)所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。

在另一实施方式中，用于将压电材料产生的应力耦合到形成在集成电路中的压电效应晶体管(PET)器件内的耦合结构包括：形成在PET器件周围的刚硬的刚性体结构，所述PET器件进一步包括设置在第一和第二电极之间的压电(PE)材料、和设置在所述第二电极和第三电极之间的压阻(PR)材料，其中所述第一电极包括栅极端子，所述第二电极包括公共(common)端子，且所述第三电极包括输出端子，使得通过由所述PE材料向所述PR材料施加的压力，所述PR材料的电阻取决于跨越所述PE材料施加的电压；和形成在所述PET器件周围的软的缓冲结构，所述缓冲结构设置在所述PE及PR材料与所述刚性体结构之间，其中对于所述PE和PR材料形成于其上的基底，所述刚性体结构夹住所述PE和PR材料两者，且其中所述软的缓冲结构允许所述PE材料相对于所述PR材料运动的自由，由此将由向所述PE材料施加的电压产生的应力耦合到所述PR材料以改变所述PR材料的电阻。