[发明专利]自对准接触部

说明书

背景技术

在集成电路的制造中使用金属氧化物半导体（MOS）晶体管，诸如MOS场效应晶体管（MOSFET）。MOS晶体管包括诸如栅电极、栅极电介质层、间隔体等若干部件以及诸如源区和漏区等扩散区。层间电介质（ILD）通常形成在MOS晶体管之上并且覆盖扩散区。

通过接触插塞的方式对MOS晶体管进行电连接，接触插塞通常由诸如钨等金属形成。首先通过对ILD层进行构图以形成向下至扩散区的过孔来制造接触插塞。构图工艺通常是光刻工艺。接下来，将金属沉积在过孔中以形成接触插塞。通过使用同样的或类似的工艺，向下至栅电极形成分离的接触插塞。

在接触插塞的制造期间可能发生的一个问题是形成接触部到栅极短路。接触部到栅极短路是当接触插塞未对准并且与栅电极电接触时发生的短路。一种用于防止接触部到栅极短路的常规方法是通过控制定位（registration）和临界尺寸（CD）。但是不幸的是，对于具有小于或等于100纳米（nm）的栅极间距（栅极长度+间隔）的晶体管而言，对栅极和接触部尺寸的CD控制需要小于10nm，并且栅极与接触层之间的定位控制也需要小于10nm，以便实现可制造的工艺窗口（process window）。因此，对栅极的接触短路的可能性很高。随着晶体管栅极间距尺寸的进一步缩减，因为临界尺寸变得小得多，所以该问题变得更加普遍。

附图说明

图1A示出了具有正确对准的沟槽接触部的两个常规的MOS晶体管和衬底。

图1B示出了形成到MOS晶体管的扩散区的、导致接触部到栅极短路的未对准的沟槽接触部。

图2A示出了根据本发明的一个实施方式的在它们各自的金属栅电极的顶上具有绝缘帽层的两个MOS晶体管和衬底。

图2B示出了在具有绝缘帽层的本发明的两个MOS晶体管之间形成的正确对准的沟槽接触部。

图2C示出了在具有绝缘帽层的本发明的两个MOS晶体管之间形成的未对准的沟槽接触部，其中未对准未导致接触部到栅极短路。

图3A至3C示出了根据本发明的实施方式的、在置换金属栅极工艺之后形成的绝缘帽层。

图4A至4C示出了根据本发明的另一实施方式的、在置换金属栅极工艺之后形成的绝缘帽层。

图5A至5I示出了在根据本发明的实施方式的、在MOS晶体管的间隔体之上延伸的绝缘帽层的制造工艺。

图6A至6F示出了根据本发明的实施方式的、具有阶梯式剖面的金属栅电极的制造工艺。

图7A至7C示出了根据本发明的实施方式的、具有有着阶梯式剖面的金属栅电极和在间隔体之上延伸的绝缘帽层两者的MOS晶体管。

图8A至8F示出了根据本发明的实施方式的接触部侧壁间隔体。

图9A至9D示出了根据本发明的实施方式的、在金属栅电极的顶上形成绝缘帽的制造工艺。

图10A至10G示出了根据本发明的实施方式的、在沟槽接触部的顶上形成金属螺栓（stud）和绝缘间隔体的制造工艺。

具体实施方式

这里描述了用于在金属氧化物半导体（MOS）晶体管的制造期间减少接触部到栅极短路的可能性的系统和方法。在以下描述中，将会使用本领域技术人员通常用来将他们的工作的实质传达给本领域的其他技术人员的术语来描述说明性的实施方式的各方面。然而，对本领域的技术人员而言将更加明显的是，可以仅利用所描述的方面中的一些来实施本发明。出于解释的目的，阐述具体数字、材料和结构，以便提供对说明性的实施方式的透彻理解。然而，对本领域的技术人员而言将更加明显的是，可以在没有具体细节的情况下实施本发明。在其它情况下，省略或者简化众所周知的特征，以免使说明性的实施方式难以理解。

以最有助于理解本发明的方式，将各种操作依次描述为多个分立的操作，然而，不应当将描述的顺序解释为暗示这些操作必须依赖于顺序。更具体地，这些操作无需以所介绍的顺序来执行。

图1A示出了衬底100和两个MOS晶体管101。MOS晶体管101包括栅电极102、栅极电介质层104和间隔体108。在衬底100中形成扩散区106。诸如ILD层110a和110b等层间电介质（ILD）沉积在两个MOS晶体管101之间和周围的区域中。