[发明专利]使电损耗减小的绝缘体上半导体型结构的制造方法及相应的结构

权利要求书

1.一种使电损耗减小的绝缘体上半导体型结构（3）的制造方法，所述绝缘体上半导体型结构（3）依次包括由硅制成的支承衬底（2）、氧化物层（10）、以及半导体材料的薄层（11），多晶硅层（20）插在所述支承衬底（2）与所述氧化物层（10）之间，该方法包括以下步骤：

a）氧化由半导体材料制成的施主衬底（1），以在表面上形成氧化物层（10）；

b）将离子注入所述施主衬底中，以在所述施主衬底中形成脆化区（13）；

c）将施主衬底（1）粘附在支承衬底（2）上，氧化物层（10）位于粘附界面上，对所述支承衬底（2）进行过能够使其具有高的电阻率，即大于500Ω.cm的电阻率的热处理，所述支承衬底（2）中的接收所述施主衬底（1）的上表面被所述多晶硅层（20）覆盖；

d）使所述施主衬底（1）沿着脆化区（13）断裂，以将半导体材料的薄层（11）转移至支承衬底（2）；

e）对所获得的结构（3）执行至少一个热稳定化处理，

其特征在于，在形成多晶硅层（20）之前，执行所述能够使所述支承衬底（2）具有高的电阻率的处理，并且步骤e）包括至少一个在不超过950℃的温度下持续至少10分钟的长的热步骤。

2.根据权利要求1所述的方法，其特征在于，所述支承衬底（2）的电阻率大于1000Ω.cm，优选地大于2000Ω.cm，更优选地大于3000Ω.cm。

3.根据权利要求1或2所述的方法，其特征在于，所述长的热步骤进行几个小时。

4.根据权利要求1至3中任一项所述的方法，其特征在于，所述方法包括在大于1000℃的温度下，在少于10分钟的时间内所执行的短暂处理，优选地在1200℃数量级的温度下持续一至两分钟。

5.根据以上权利要求中任一项所述的方法，其特征在于，所述能够使支承衬底（2）具有高电阻率的热处理包括至少一个使温度在500℃与1200℃之间持续30分钟至20小时的步骤。

6.根据以上权利要求中任一项所述的方法，其特征在于，所述能够使支承衬底（2）具有高电阻率的热处理为具有三个步骤的退火处理，第二步骤中的温度小于其它两个步骤的温度。

7.根据权利要求6所述的方法，其特征在于，所述三个步骤分别在以下条件下执行，即温度在1000℃与1200℃之间持续1至10个小时，温度在600℃与900℃之间持续1至10个小时，以及温度在900℃与1200℃之间持续1至48个小时。

8.根据以上权利要求中任一项所述的方法，其特征在于，在步骤e）中，所述热稳定化包括至少一个热稳定化处理和针对所述薄层（11）的一个热减薄处理。

9.根据以上权利要求中任一项所述的方法，其特征在于，在步骤c）中，在沉积多晶硅层（20）之前，在受主衬底上沉积被称为网络结晶去耦，即具有与硅单晶体不同的网格参数的半导体层（21）。

10.根据权利要求9所述的方法，其特征在于，所述去耦层（21）包括多晶硅。

11.根据权利要求10所述的方法，其特征在于，所述去耦层（21）还包括硅基半导体材料和基于另一原子种类的半导体材料。

12.根据权利要求11所述的方法，其特征在于，所述硅基材料导体为SiC或SiGe。

13.根据权利要求11或12所述的方法，其特征在于，所述去耦层（21）和所述多晶硅层（20）的沉积连续执行，即，首先分别由两个气体源同时供应另一原子种类的多晶硅，然后仅由多晶硅源供应。

14.根据权利要求9至13中任一项所述的方法，其特征在于，在多晶硅层（20）上还沉积新的去耦层（21）。

15.根据权利要求14所述的方法，其特征在于，在所述新的去耦层（21）上沉积由多晶硅层（20）和去耦层（21）构成的至少一个堆叠。

16.一种使电损耗减小的绝缘体上半导体型结构（3），该结构依次包括由硅制成的支承衬底（2）、氧化物层（10）、以及半导体材料的薄层（11）、多晶硅层（20）插在所述支承衬底（2）与所述氧化物层（10）之间，其特征在于，所述多晶硅层（20）具有大于5000Ohms.cm的电阻率。

17.根据权利要求16所述的结构，其特征在于，所述结构具有大于10000Ohms.cm的平均电阻率，或者甚至大于50000Ohms.cm。