[发明专利]半导体系统、半导体装置以及电子装置初始化方法

说明书

相关申请的交叉引用

本申请基于且要求2009年12月17日提交的序号为2009-286791和2010年2月2日提交的序号为2010-021569的日本专利申请的优先权的权益；通过引用将上述两个日本专利申请的全部内容并入到本文中。

技术领域

本文中介绍的实施例一般涉及半导体系统、半导体装置以及电子装置初始化方法。例如，实施例涉及包括多个电子装置的半导体系统。

背景技术

公知SDTM卡是使用NAND型闪速存储器的存储器系统。公知SD接口是SD卡与主机设备之间的接口。在SD接口中，多个装置可以连接到一个总线。例如，序号为6,820,148的美国专利公开了上述配置。

然而，在传统的方法中，当由一个主机设备控制多个装置时，对这些装置进行初始化需要花费较长的时间。

发明内容

一般来说，根据一个实施例，一种半导体系统包括主机设备和多个电子装置。所述主机设备对所述多个电子装置以组为单位进行初始化。

附图说明

图1是根据第一实施例的半导体系统的框图；

图2是示例了第一实施例的半导体系统的操作的流程图；

图3和图4是第一实施例的符号（symbol）和信号的时序图；

图5是第一实施例的半导体系统的框图；

图6是第一实施例的电子装置的框图；

图7和图8是第一实施例的框格式（frame format）的概念图；

图9和图10是示例了第一实施例的主机设备和电子装置的操作的流程图；

图11是第一实施例的半导体系统的框图；

图12是第一实施例的框格式的概念图；

图13和图14是示例了第一实施例的电子装置的流程图；

图15到18是第一实施例的半导体系统的框图；

图19是示例了第一实施例的电子装置的性能（capability）的图；

图20是第一实施例的框格式的概念图；

图21是根据第二实施例的框格式的概念图；

图22和图23是示例了第二实施例的电子装置和主机设备的操作的流程图；

图24到30是第二实施例的半导体系统的框图；

图31是第二实施例的框格式的概念图；

图32是根据第三实施例的半导体系统的框图；

图33是示例了第三实施例的标志（flag）和主机设备的操作的图；

图34和图35是根据第四实施例的半导体系统的框图；

图36是根据第五实施例的半导体系统的框图；

图37是根据第六实施例的半导体系统的框图；以及

图38是示例了第六实施例的为电子装置的信号引脚分配信号的图。

具体实施方式

[第一实施例]

下面将介绍根据第一实施例的半导体系统和电子装置初始化方法。图1是示例了第一实施例的半导体系统的实例的框图。

<半导体系统的配置>

参见图1，半导体系统1包括主机设备2和半导体装置3。

主机设备2包括至少一个输入端口和至少一个输出端口。主机设备2通过端口控制半导体装置3的操作，以管理半导体系统1的操作。例如，根据LVDS（低电压差分信号）方法，将每个端口配置为差分对。下文中，将从主机设备2的输出端口输出的信号称为信号D0，并且将信号D0的差分信号称为信号D0+和D0-。将输入到主机设备2的输出端口的信号称为信号D1，并且将信号D1的差分信号称为信号D1+和D1-。主机设备2汇编（assemble）包括命令和数据的包（packet），并且主机设备2将包发送给半导体装置3以控制半导体装置3的操作。主机设备2接收从半导体装置3发送的包，以根据所接收的包执行操作。

半导体装置3包括N个（N是大于1的自然数）电子装置4。下文中，当彼此进行区别时，该N个电子装置4被称为电子装置4-i（i是1到N）。

在第一实施例中，电子装置4的每一个包括输入信号引脚（pin）5、输出信号引脚6、包解码器7、处理单元8、寄存器9和包更新电路10。类似地，当电子装置4-i彼此进行区别时，将单元称为输入信号引脚5-i、输出信号引脚6-i、包解码器7-i、处理单元8-i、寄存器9-i和包更新电路10-i。

包括多个信号的输入信号引脚5用作至少一个输入端口，以接收从外部提供的包。输入信号引脚5将所接收的包传送给包解码器7。