[发明专利]控制绝缘体上半导体型结构中应力分布的方法及对应结构

说明书

本发明涉及一种在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中应力分布的方法。

本发明还涉及可以在微电子、光电子、集成光子等领域中使用的结构。

利用通过分子粘附的接合，能够通过将绝缘层掩埋在机械支撑基板和有源半导体层之间来制造SOI(绝缘体上硅)型基板。

一般来说，SOI基板包括单晶硅的机械支撑基板和有源层，而绝缘体常常是硅氧化物。

诸如已知为“智能剥离”或缩写为“BESOI”(“键合与背腐蚀绝缘体上硅”)的方法的方法包括两个基板的粘附接合，一个基板是接收方(将来的机械支撑基板)并且另一个基板是从其提取有源层的供体。为了形成掩埋绝缘体，绝缘体的全部或者部分可以形成或沉积在将要接合的两个基板中的任一个上。

当前，全部绝缘体形成在供体基板上，特别是在最终的掩埋绝缘体很薄(＜500nm)的情况下。在其它情况下，特别是在掩埋绝缘体较厚(＞2000nm)的情况下，供体基板可以仅提供将来的掩埋绝缘体的小部分(例如：200nm)，剩余的部分(例如：1800nm)由支撑基板提供。

掩埋绝缘体的存在导致完成的SOI的形变。事实上，例如，在厚度为400-800μm的支撑件与厚度为10-10000nm的Si的有源层之间的掩埋Si氧化物(100-1000nm)的情况下，结构不是对称的，并且由于氧化物不具有与硅相同的热膨胀系数而导致结构发生形变。在受力时还发现了松弛以使完成的SOI基板“挠曲”(即，形变)的应力。由于绝缘体较厚，因此该挠曲很大。

因此制造的晶圆的略微形变对于用户来说是可容忍的。另一方面，如果超过了根据在SOI上制造的组件的精细度的一定的形变程度(幅度＜50μm)，则在光刻步骤过程中发生聚焦问题，或者最严重地，在通过机器人处理晶圆时发生问题。

因此要求提供具有想要的掩埋绝缘体厚度的SOI晶圆，然而这些SOI的形变不是显著的。具有厚的掩埋绝缘体并且具有小的挠曲的SOI的制造因此是困难的并且要求依靠特别的预防措施和方法。

到目前为止，为了限制应力并且因此限制挠曲，第一技术方案包括通过将供体基板与接收方粘附接合来制造具有厚的掩埋绝缘体的SOI，其中供体基板仅提供氧化物的小部分并且接收方包括将来的掩埋氧化物的大部分，或者甚至将来的掩埋氧化物的全部。

为了避免完成的SOI的形变，接收方应不仅包括位于前面上的氧化物，而且包括后面上的氧化物(例如在热氧化的情况下)。

该后面氧化物应该被保留直到SOI制造方法的结束，这是一种约束，原因在于不同的去氧化步骤(稳定步骤之后的至少一个去氧化步骤，可能的情况下还包括在薄化步骤之后的第二去氧化步骤)仅需要在前面上执行。

这种方法是可行的但是成本较高并且需要特定的设备(专门在前面上进行去氧化，等等)来制造厚的掩埋氧化物SOI。

此外，被传递给电子组件的制造商的具有这样的位于后面上的氧化物的SOI还迫使用户自己执行仅在前面上的去氧化。

如果厚的掩埋氧化物SOI在接收方基板的后面上包括相同的氧化物厚度，则后面上的氧化物结构的形变将为零。

如果在制造SOI或者在该SOI上制造组件的方法过程中，后面氧化物被部分地移除，则再次出现形变，该形变的幅度取决于掩埋氧化物与位于后面上的氧化物之间的厚度差。

例如，具有厚度为1000nm的掩埋氧化物(BOX)的SOI的特征在于，如果在后面上不存在氧化物，则形变幅度为大约85μm。如果在后面上剩余500nm的氧化物，则该幅度能够被减小到大约40μm。

因此，本发明的目的在于通过提出一种用于在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中应力分布的方法来解决该问题，该方法简单并且容易实施，并且利用该方法，可以根据需要“管理”获得的结构的形变。

因此，提出的该方法用于在绝缘体上半导体型结构的制造过程中控制绝缘体上半导体型结构中应力分布，其中该绝缘体上半导体型结构包括位于支撑基板上的半导体材料的薄层，绝缘层存在于支撑基板的前面和后面中的每一个上，前绝缘面形成厚的掩埋绝缘体的至少一部分，根据该方法的制造方法包括所述支撑基板上的所述薄层的粘附接合，该方法的特征在于下述事实：在接合之前，利用耐受去氧化的不同材料覆盖位于所述支撑基板的后面上的所述绝缘层，与支撑基板的后面上的该绝缘层组合的材料至少部分地补偿由支撑基板上的掩埋绝缘体施加的应力。

以该方式，不仅位于支撑基板的后面上的绝缘层至少部分地补偿由支撑基板上的掩埋绝缘体施加的应力，而且位于支撑基板的后面上的绝缘层还受到耐受去氧化的材料的保护。