[发明专利]具有内部处理器的存储器及存储器中的数据通信方法

说明书

技术领域

本发明的实施例一般来说涉及存储器(例如，存储器装置及存储器系统)，且更明确地说涉及具有内部处理器的存储器。

背景技术

本章节打算向读者介绍此项技术的各个方面，所述方面可涉及下文所描述及/或所主张的本发明的各个方面。据信，此论述有助于向读者提供背景信息以促进更好地理解本发明的各个方面。因此，应理解，应将这些陈述判读为就上述情形而论而不是判读为对现有技术的认可。

电子系统通常包含一个或一个以上处理器，所述一个或一个以上处理器可检索并执行指令且存储(例如，收回)所述所执行指令的结果，例如用以将所述结果存储到适合位置的指令。处理器可通常使用算术逻辑单元(ALU)电路来对数据(例如，一个或一个以上操作数)执行指令(例如，算术及逻辑运算)。举例来说，ALU电路可使操作数彼此相加、相减、相乘或相除，或者可使一个或一个以上操作数经历逻辑运算，例如AND、OR、XOR及NOT逻辑函数。处理器可执行具有不同复杂度的指令，且不同指令可涉及在一个或多个时钟循环中经由ALU电路输入操作数。

在将一指令集引导到ALU以供执行中可涉及电子系统中的若干个组件。在一些装置中，可由电子系统中的控制器或某一其它适合处理器产生所述指令。可将数据(例如，将对其执行指令的操作数)存储于可由ALU存取的存储器装置(例如，存储器阵列)中。在ALU开始对数据执行指令之前，可从存储器装置检索指令及数据并对其进行定序及/或缓冲。此外，由于可在一个或多个时钟循环中经由ALU执行不同类型的运算，因此还可对指令及/或数据的中间结果进行定序及/或缓冲。

通常，处理器(例如，ALU电路)可在存储器阵列外部，且经由处理器与存储器阵列之间的总线来存取数据以执行一指令集。由于处理速度可受总线的带宽限制，因此可在其中处理器实施于存储器内部(例如，直接在存储器装置上)的存储器中处理器(PIM)装置中改进处理性能，从而节约处理时间及电力。此外，还可通过针对不同指令或一指令的不同部分(运算)大致同时写入、读取、定序、缓冲及执行指令及/或数据来改进处理电力。

发明内容

附图说明

在以下详细说明中且参考图式描述某些实施例，在图式中：

图1描绘根据本发明技术的实施例的基于处理器的系统的框图；

图2描绘根据本发明技术的实施例的具有与外部处理器介接的内部处理器的存储器系统的框图；

图3图解说明根据本发明技术的一个或一个以上实施例的具有内部处理器的存储器的一部分，其中所述内部处理器及缓冲器耦合到存储器阵列中的一个或一个以上存储体；

图4图解说明根据本发明技术的一个或一个以上实施例的具有内部处理器的存储器的一部分，其中所述内部处理器耦合到两个或两个以上缓冲器及存储器阵列中的若干存储体；

图5图解说明根据本发明技术的一个或一个以上实施例的具有内部处理器的存储器的一部分，其中所述内部处理器各自耦合到两个或两个以上缓冲器及存储器阵列中的若干存储体，且其中所述缓冲器中的每一者耦合到耦合到所述内部处理器中的另一者的另一缓冲器；

图6图解说明根据本发明技术的一个或一个以上实施例的具有内部处理器的存储器的一部分，其中所述内部处理器耦合到两个或两个以上缓冲器及存储器阵列中的若干存储体，且其中所述缓冲器耦合在一起；

图7图解说明根据本发明技术的一个或一个以上实施例的具有两者均可由内部处理器存取的经由双向总线耦合的两个或两个以上存储器阵列存储体的存储器的一部分；且

图8图解说明根据本发明技术的一个或一个以上实施例的具有各自耦合到内部处理器的两个或两个以上存储器阵列存储体的存储器的一部分。

具体实施方式

电子装置通常可使用处理器来在多个级中处理指令。处理指令可包含执行指令并存储所执行指令的结果。举例来说，指令及将对其执行所述指令的数据可由外部处理器(例如，存储器控制器)发送到内部处理器(例如，ALU电路)。所述指令及/或数据可首先存储于存储器阵列中以在内部处理器可用于执行指令时检索。一旦已执行所述指令，内部处理器便可将所述指令的结果存储于存储器组件、存储器阵列中或存储到任一其它适合输出。