[发明专利]碳化硅衬底

说明书

技术领域

本发明涉及一种碳化硅衬底，更具体地涉及一种实现抑制在制造半导体器件的工艺中发生的翘曲的碳化硅衬底。

背景技术

近年来，为了实现高击穿电压、低损耗以及半导体器件在高温环境下的利用，已经开始采用碳化硅(SiC)作为用于半导体器件的材料。碳化硅是宽带隙半导体，其带隙大于传统上广泛用作用于半导体器件的材料的硅的带隙。因此，通过采用碳化硅作为用于半导体器件的材料，半导体器件能够具有高击穿电压、减小的导通电阻等等。此外，因此有利的是，采用碳化硅作为其材料的半导体器件的特性甚至在高温环境下也比采用硅作为其材料的半导体器件的特性劣化更少。

采用碳化硅作为其材料的这样的半导体器件能够通过在碳化硅衬底上形成有源层、电极等等来制作。制造这样的半导体器件的工艺包括利用步进机等等的曝光步骤。在该曝光步骤中，如果碳化硅衬底有翘曲，则通过诸如真空吸盘的方法来减少翘曲以防止曝光失败。

然而，当碳化硅衬底的翘曲较大时，不能够使用诸如上述真空吸盘的固定方法来充分地减少翘曲。因此，不利的是，发生曝光失败。为了解决该问题，已经进行了研究以减少碳化硅衬底的翘曲。已经提出了各种减少翘曲的方法(例如，参见美国专利申请公开No.2006/0225645(专利文献1))。

引用列表

专利文献

PTL 1：美国专利申请公开No.2006/0225645

发明内容

技术问题

根据上述专利文献1，将碳化硅衬底的翘曲等等减少到低水平。然而，制造半导体器件的工艺包括在碳化硅衬底上形成由除了碳化硅之外的材料制成的层(以下称为“不同类型材料层”)的步骤。不利的是，当在碳化硅衬底上形成这样的不同类型材料层时，包括专利文献1的碳化硅衬底的传统的碳化硅衬底将会有大的翘曲。

鉴于此，本发明的目的在于提供一种即使当在碳化硅衬底上形成不同类型材料层时也实现抑制翘曲的碳化硅衬底。

解决问题的技术方案

根据本发明的碳化硅衬底包括：基础层，其由碳化硅制成；以及多个SiC层，其当在平面视图中看时并排地(side by side)布置在基础层上并且每个SiC层由单晶碳化硅制成。间隙形成在相邻的SiC层之间。

本发明人已经研究了用于当在衬底上形成不同类型材料层时减少碳化硅衬底的翘曲的方法。因此，本发明人已经发现：在由单晶碳化硅制成并且并排地布置在由碳化硅制成的基础层上的多个SiC层上，即使形成不同类型材料层时也能够减少翘曲。具体地，能够通过在SiC层之间形成间隙以提供缓冲效果来减少翘曲。因此，根据本发明的碳化硅衬底，即使当在该碳化硅衬底上形成不同类型材料层时也能够抑制翘曲。

在碳化硅衬底中，间隙可以具有等于或者小于1mm的宽度。在制造半导体器件的工艺中，需要在完成半导体器件之前利用某种材料填充间隙。如果间隙具有超过1mm的宽度，则变得难以在制造半导体器件的工艺中填充该间隙。因此，间隙优选地等于或者小于1mm。

在碳化硅衬底中，间隙能够具有等于或小于碳化硅衬底的厚度的2/3的深度。如果间隙的深度超过衬底的厚度的2/3，则基础层的硬度变得不足，这使得难以处理碳化硅衬底。因此，优选的是，间隙的深度等于或者小于碳化硅衬底的厚度的2/3。

在碳化硅衬底中，可以形成多个间隙。因此，间隙提供了更大的缓冲效果，从而更可靠地抑制翘曲。

在碳化硅衬底中，多个间隙可以包括延伸而没有彼此交叉的至少一对间隙。在该情况中，该一对间隙之间的间隔优选地为5mm或更大。

在碳化硅衬底中，有源层、电极等等形成在由单晶碳化硅制成的SiC层上，从而制作了在平面视图中看时并排布置的半导体器件。因此，如果间隙之间的间隔太小，则难以高效地制作半导体器件。为了解决该问题，在间隙之间的间隔被设定为5mm或更大的情况下，能够提供下述碳化硅衬底，利用该碳化硅衬底能够高效地制作半导体器件。

在碳化硅衬底中，多个间隙可以包括彼此交叉的至少一对间隙。因此，能够提供能够在多个方向上减少翘曲的碳化硅衬底。

在碳化硅衬底中，多个间隙可以形成为当在平面视图中看时以格子的形式彼此交叉。以该方式，SiC层能够高效地设置在基础层上。结果，能够提供下述碳化硅衬底，利用该碳化硅衬底能够高效地制作半导体器件。