[发明专利]用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿

说明书

相关申请案的交叉参考及优先权主张

本申请案根据35U.S.C.$119(e)主张2009年12月11日申请的第61/284,069号美国临时专利申请案的优先权，所述申请案以引用的方式并入本文中。

技术领域

本发明大体上涉及半导体装置。且更具体地说，本发明涉及用于基于氮化镓或其它氮化物的半导体装置的背侧应力补偿。

背景技术

正研究各种III-V族化合物以用于高功率电子应用。这些化合物包括“III族氮化物”，例如氮化镓(GaN)以及氮化铝镓(AlGaN)。这些化合物通常通过衬底(例如硅、蓝宝石及碳化硅)上的外延生长来制造。归因于硅衬底的较低的制造成本，使用硅衬底通常是优选的。同样，硅衬底适合与其它基于硅的装置(例如CMOS及BiCMOS装置)单片集成。

一个问题是硅<111>衬底上的III族氮化物的外延生长通常导致较大的晶格及热系数失配。晶格失配可引起外延层及衬底的凹入弯曲，以及大穿透位错密度形成。当外延层的厚度超过临界值时，还可能发生断裂及分层(delimination)。外延层与衬底之间的高热失配可在冷却期间产生张应力，其可能导致额外的断裂及分层。

发生的断裂及分层可基于硅衬底的直径、硅衬底的厚度及外延层的厚度而改变。对于较小直径的硅衬底(例如三英寸及四英寸直径的晶片)，在没有断裂的情况下，可实现的最大外延层厚度通常为约2.5μm到3μm。对于较大直径的硅衬底(例如六英寸直径的晶片或以上)，在没有断裂的情况下，针对约650μm到700μm的衬底厚度，可实现的最大外延层厚度通常为1μm到2μm。具有高击穿电压(例如大于1000V)的功率装置通常需要超过3μm的外延层厚度，其通常无法使用当前方法用较大硅衬底来实现。

发明内容

附图说明

为了更完整地理解本发明及其特征，现在参考结合附图进行的以下描述，在附图中：

图1说明根据本发明的具有背侧应力补偿的III族氮化物装置的实例半导体结构；

图2A到2G说明根据本发明的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例技术；及

图3说明根据本发明的用于形成具有带背侧应力补偿的III族氮化物装置的半导体结构的实例方法。

具体实施方式

下文论述的图1到3及本专利文献中用于描述本发明的原理的各种实施例仅作为说明且不应以任何限制本发明的范围的方式加以解释。所属领域的技术人员将理解，本发明的原理可在任何类型的经合适布置的装置或系统中实施。

一般来说，本发明描述用于在半导体衬底(例如硅或绝缘体上硅(SOI)衬底)上形成“III族氮化物”装置的技术。背侧衬底应力补偿方案是用于增加在衬底前侧上的一个或一个以上III族氮化物外延层的厚度。“III族氮化物”指代使用氮及至少一种III族元素形成的化合物。实例III族元素包含铟、镓及铝。实例III族氮化物包含氮化镓(GaN)、氮化铝镓(AlGaN)、氮化铟铝(InAlN)、氮化铟铝镓(InAlGaN)、氮化铝(AlN)、氮化铟(InN)及氮化铟镓(InGaN)。作为特定实例，此技术可用于在硅或SOI晶片上形成GaN、AlGaN或其它III族氮化物外延层。

图1说明根据本发明的具有背侧应力补偿的III族氮化物装置的实例半导体结构100。更具体地说，图1说明使用至少一种III族氮化物化合物形成的实例性半导体结构100的横截面。如图1中所示，所述半导体结构100包含半导体衬底102，其表示在其上面形成其它层或结构的任何合适衬底。举例来说，半导体衬底102可表示硅<111>衬底。半导体衬底102还可表示蓝宝石、碳化硅或其它半导体衬底。所述半导体衬底102可具有任何合适大小，例如三英寸、四英寸、六英寸、八英寸、十二英寸或其它直径。