[发明专利]具有铜插塞的半导体器件

说明书

技术领域

本发明涉及半导体器件，并尤其涉及适用于倒装芯片结合至封装且具有铜插塞的半导体器件。

背景技术

所谓的倒装芯片封装通常用于将半导体器件接合至封装，使其与传统线接合封装相较具有多个优点。这些优点包括高集成度、耐用度以及成本。在用于倒装芯片接合的半导体器件中，此半导体器件包括绝缘层以及最终钝化层，其中存在过孔开口以接收球限冶金(ball limiting metallurgy)(有时亦称为凸起下冶金(underbump metallurgy)以及一定量的焊料。绝缘层材料可为，例如，氮化硅或氧化硅，而最终钝化层材料可为，例如，聚亚酰胺或光敏聚亚酰胺。

包括该球限冶金和焊料的完成的半导体芯片可被置于与封装(例如印刷电路板或陶瓷衬底)接触，接着加热以便使焊料回流而将半导体芯片接合至该封装。

发明内容

本发明利用结构中的绝缘层中的铜插塞而取代目前用于半导体器件中的最终铝层。本发明的实施例解决了目前使用最终铝层的半导体设计中的电迁移与结构的问题。

如上所述的本发明各目的与优点，根据本发明的第一方面，可通过提供如下的半导体器件而达成，一种半导体器件，包括：半导体衬底，其具有多个布线层，其中最终布线层包括导电材料；绝缘层，形成在所述最终布线层上，所述绝缘层具有在其中形成的过孔开口以暴露所述最终布线层中的所述导电材料；阻挡层，形成在所述过孔开口中；以及铜插塞，形成在所述阻挡层上且填充所述过孔开口。

根据本发明的第二方面，提供一种半导体器件，包括：半导体衬底，其具有最终布线层，所述最终布线层包括导电材料；绝缘层，形成在所述最终布线层上，所述绝缘层具有在其中形成的过孔开口以暴露所述最终布线层中的所述导电材料；以及铜插塞，形成在所述过孔开口中并填充所述过孔开口。

根据本发明的第三方面，提供了一种形成半导体器件的方法，包括：获得半导体衬底，所述半导体衬底具有多个布线层，其中最终布线层包括导电材料；在所述最终布线层上形成绝缘层；在所述绝缘层中形成过孔开口；在所述过孔开口中形成阻挡层；以及在所述阻挡层上形成铜插塞且填充所述过孔开口。

根据本发明的第四方面，提供一种形成半导体器件的方法，包括：在半导体器件的最后布线层上形成绝缘层；在所述绝缘层中形成过孔开口，以暴露所述最后布线层中的导电材料；以及在所述过孔开口中形成铜插塞并填充所述过孔开口。

附图说明

本发明的特征是新颖的，且本发明的元素特征在所附权利要求中详细描述。各图示仅为说明用且并未按照比例绘制。本发明无论在组织与操作方法上，则可通过本说明书以及相关图示而获得最佳了解。

图1为本发明第一实施例的剖面图，其具有绝缘层与铜插塞；

图2为本发明第二实施例的剖面图，其具有绝缘层、铜插塞与钝化层；

图3至8为剖面图，描绘用以形成本发明第一与第二实施例的各步骤；

图9为本发明第三实施例的剖面图，其具有绝缘层、铝层以及铜插塞；以及

图10为本发明第四实施例的剖面图，其具有绝缘层、铝层、铜插塞以及钝化层。

具体实施方式

更详细地参照图示，且特别参照图1，其显示本发明第一实施例的剖面。半导体器件10包括半导体衬底12，其包括半导体材料、前段制程特征如晶体管、以及后段制程布线层。为了清楚起见，在图1中仅显示最终布线层14。最终布线层14包括介电材料16以及金属布线18。金属布线18的成份不限于任何特定冶金(metallurgy)；举例而言，铝、铝铜合金、铜、铜合金、或其它熟悉该项技艺者所知的导电材料等，均可用作为金属布线18。半导体材料可为任何半导体材料，包括但不限于，第IV族半导体如硅、硅锗、或锗、III-V族化合物半导体、或II-VI族化合物半导体。

金属布线18的金属优选为铜，因为其电气特性是希望的。使用铜亦有先天问题，包括影响可靠性的电迁徙问题。同时，铜必须与大气隔绝以避免氧化以及形成对电迁移性能有负面影响的电阻金属间副产物。

因此，本发明的发明人提出了使用绝缘层中的铜插塞于的构想，而铜插塞则作为提供晶片饰面(finishing)的导电材料和后续球限冶金沉积制程的平坦表面。此铜插塞也避免了对于下伏铜布线层的破坏。