[发明专利]用于非易失性存储器中的增强沟道升压的减小的编程脉宽

说明书

技术领域

本技术涉及非易失性储存器。

背景技术

半导体存储器已经变得越来越受欢迎地使用在各种电子设备中。例如，非易失性半导体存储器被用在蜂窝电话、数码相机、个人数字助理、移动计算设备、非移动计算设备和其他设备中。电可擦可编程只读存储器(EEPROM)和闪存处于最受欢迎的非易失性半导体存储器之列。与传统的全功能EEPROM相比，利用闪存——其也是一种类型的EEPROM——能够在一个步骤中擦除存储器的一部分或全部的存储器阵列的内容。

传统的EEPROM和闪存两者都使用位于半导体衬底中的沟道区域上方并与该沟道区域绝缘的浮栅(floating gate)。浮栅定位在源极区域和漏极区域之间。控制栅设置在浮栅上方并与其绝缘。由浮栅上保持的电荷量控制这样形成的晶体管的阈值电压(V_TH)。也就是说，由浮栅上的电荷水平控制在晶体管被接通之前必须施加至控制栅上以允许其源极与漏极之间导通的最小电压量。

一些EEPROM和闪存设备具有用来存储两个范围的电荷的浮栅，因此，存储元件能够在两种状态(即，擦除状态和编程状态)之间被编程/擦除。这种闪存设备有时候被称作二进制闪存设备(binary flash memory device)，这是因为每个存储元件能够存储一位数据。

通过标识多个独特的容许/有效编程阈值电压范围来实现多状态(也称为多水平)闪存设备。每个独特的阈值电压范围与用于在存储器设备中编码的一组数据位的预定值对应。例如，当存储元件能够被置于与四个独特的阈值电压范围对应的四个离散的电荷带中的一个电荷带中时，每个存储元件都能够存储两位数据。

一般地，在编程操作期间施加至控制栅上的编程电压V_PGM被施加成大小随时间增加的一系列脉冲。编程电压能够被施加至选定的字符线。在一种可能的方法中，脉冲的大小随着每个相继的脉冲而增大预定的步长尺寸，例如0.2-0.4V。V_PGM能够被施加至闪存元件的控制栅。在编程脉冲之间的周期中，执行验证操作。也就是说，在相继的脉冲之间读取正在被并行地编程的一组元件中的每个元件的编程水平，以判断其是否等于或大于正在被编程的该元件的验证水平。对于多状态闪存元件的阵列，可以对元件的每种状态执行验证步骤，以判断该元件是否已经达到其数据关联验证水平。例如，能够以四种状态存储数据的多状态存储元件可能需要对三个比较点执行验证操作。

另外，当对EEPROM或闪存设备(诸如NAND串中的NAND闪存设备)进行编程时，一般地，V_PGM被施加至控制栅，并且位线被接地，从而使来自存储元件(如储存元件)或单元的沟道的电子被注入浮栅中。当电子聚集在浮栅中时，浮栅变为带负电荷，并且存储元件的阈值电压升高，使得存储元件被认为处于编程状态。

然而，一直疑难的一个问题是编程干扰。编程干扰可能在对其他的选定NAND串进行编程期间出现在受抑制的未选NAND串中。在未选的非易失性存储元件的阈值电压由于其他非易失性存储元件的编程而改变时出现编程干扰。编程干扰可能出现在先前已编程的存储元件上以及还没有被编程的已擦除存储元件上。

附图说明

图1a是NAND串的俯视图。

图1b是NAND串的等效电路图。

图2是NAND串的横截面图。

图3是描绘三个NAND串的电路图。

图4是NAND闪存元件的阵列的框图。

图5是使用单行/单列解码器和读/写电路的非易失性存储系统的框图。

图6是描绘感测块的一个实施例的框图。

图7示出了将存储器阵列组建到用于所有位线存储器构架或用于奇-偶存储器构架的方框中的示例。

图8描绘了示例性的一组阈值电压分布和单程编程(one-pass programming)。

图9描绘了示例性的一组阈值电压分布和双程编程。

图10a-c示出了多种阈值电压分布并描绘了对非易失性存储器进行编程的过程。

图11是NAND串的横截面，并且描述了升压期间的沟道结泄漏。

图12a描绘了当相邻的沟道被升压或不被升压时的沟道升压电势。

图12b描绘了作为温度的函数的沟道升压电势。

图12c描绘了作为编程脉宽和选定字线位置的函数的沟道升压电势。

图12d描绘了就作为温度和选定字线位置的函数的编程脉冲的数量而言的切换点。